Datasheet > 72V285L10TFG8

72V285L10TFG8

更新时间： 2024-11-08 00:45:39

品牌	Logo	应用领域
艾迪悌 - IDT		时钟先进先出芯片内存集成电路
页数	文件大小	规格书
25页	205K
描述
3.3 VOLT CMOS SuperSync FIFO

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

72V285L10TFG8 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	TQFP
包装说明：	LFQFP, QFP64,.47SQ,20	针数：	64
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.71	风险等级：	5.44
Samacsys Description：	TQFP 10MM X10MM X 1.4MM	最长访问时间：	6.5 ns
最大时钟频率 (fCLK)：	100 MHz	周期时间：	10 ns
JESD-30 代码：	S-PQFP-G64	JESD-609代码：	e3
长度：	10 mm	内存密度：	1179648 bit
内存集成电路类型：	OTHER FIFO	内存宽度：	18
湿度敏感等级：	3	功能数量：	1
端子数量：	64	字数：	65536 words
字数代码：	64000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	64KX18	可输出：	YES
封装主体材料：	PLASTIC/EPOXY	封装代码：	LFQFP
封装等效代码：	QFP64,.47SQ,20	封装形状：	SQUARE
封装形式：	FLATPACK, LOW PROFILE, FINE PITCH	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	电源：	3.3 V
认证状态：	Not Qualified	座面最大高度：	1.6 mm
最大待机电流：	0.02 A	子类别：	FIFOs
最大压摆率：	0.06 mA	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	10 mm	Base Number Matches：	1

72V285L10TFG8 数据手册

3.3 VOLT CMOS SuperSync FIFO™

32,768 x 18

65,536 x 18

IDT72V275

IDT72V285

Slim Thin Quad Flat Pack (STQFP)

• High-performance submicron CMOS technology

Industrial temperature range (-40°C to +85°C) is available

FEATURES:

• Choose among the following memory organizations:

•

IDT72V275

IDT72V285

32,768 x 18

65,536 x 18

• Green parts are available, see ordering information

• Pin-compatible with the IDT72V255/72V265 SuperSync FIFOs

• 10ns read/write cycle time (6.5ns access time)

• Fixed, low first word data latency time

• Auto power down minimizes standby power consumption

• Master Reset clears entire FIFO

• Partial Reset clears data, but retains programmable

settings

• Retransmit operation with fixed, low first word data

DESCRIPTION:

The IDT72V275/72V285 are exceptionally deep, high speed, CMOS

First-In-First-Out (FIFO) memories with clocked read and write controls.

These FIFOs offer numerous improvements over previous SuperSync

FIFOs, including the following:

• Thelimitationofthefrequencyofoneclockinputwithrespecttotheother

has been removed. The Frequency Select pin (FS) has been removed,

thusitisnolongernecessarytoselectwhichofthetwoclockinputs,RCLK

or WCLK, is running at the higher frequency.

• The period required by the retransmit operation is now fixed and short.

• Thefirstworddatalatencyperiod,fromthetimethefirstwordiswrittento

an empty FIFO to the time it can be read, is now fixed and short. (The

variable clock cycle counting delay associated with the latency period

found on previous SuperSync devices has been eliminated on this

SuperSyncfamily.)

latency time

• Empty, Full and Half-Full flags signal FIFO status

• Programmable Almost-Empty and Almost-Full flags, each flag can

default to one of two preselected offsets

• Program partial flags by either serial or parallel means

• Select IDT Standard timing (using EF and FF flags) or First Word

Fall Through timing (using OR and IR flags)

•

Output enable puts data outputs into high impedance state

• Easily expandable in depth and width

• Independent Read and Write clocks (permit reading and writing

simultaneously)

SuperSyncFIFOsareparticularlyappropriatefornetwork,video,telecom-

munications,datacommunicationsandotherapplicationsthatneedtobuffer

largeamountsofdata.

• Available in the 64-pin Thin Quad Flat Pack (TQFP) and the 64-pin

FUNCTIONAL BLOCK DIAGRAM

D0 -D17

WEN

WCLK

SEN

OFFSET REGISTER

INPUT REGISTER

FF/IR

PAF

EF/OR

PAE

FLAG

LOGIC

WRITE CONTROL

LOGIC

FWFT/SI

RAM ARRAY

32,768 x 18

65,536 x 18

WRITE POINTER

READ POINTER

READ

CONTROL

LOGIC

OUTPUT REGISTER

MRS

PRS

RESET

LOGIC

RCLK

REN

4512 drw 01

Q0 -Q17

IDTandtheIDTlogoareregisteredtrademarksofIntegratedDeviceTechnology, Inc. TheSuperSyncFIFOisatrademarkofIntegratedDeviceTechnology, Inc.

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES

OCTOBER2014

DSC-4512/4

12 3 4 5 6 7...25

中文翻译

下载PDF

72V285L10TFG8 替代型号

型号	品牌	替代类型	描述	数据表
72V285L10TFG	IDT	完全替代	3.3 VOLT CMOS SuperSync FIFO
72V285L10PFG	IDT	完全替代	3.3 VOLT CMOS SuperSync FIFO

与72V285L10TFG8相关器件

型号	品牌	获取价格	描述	数据表
72V285L10TFGI	IDT	获取价格	3.3 VOLT CMOS SuperSync FIFO
72V285L10TFGI8	IDT	获取价格	3.3 VOLT CMOS SuperSync FIFO
72V285L15PFG	IDT	获取价格	FIFO, 64KX18, 10ns, Synchronous, CMOS, PQFP64, PLASTIC, TQFP-64
72V285L15PFG8	IDT	获取价格	3.3 VOLT CMOS SuperSync FIFO
72V285L15PFGI	IDT	获取价格	3.3 VOLT CMOS SuperSync FIFO
72V285L15PFGI8	IDT	获取价格	FIFO, 64KX18, 10ns, Synchronous, CMOS, PQFP64, GREEN, PLASTIC, TQFP-64
72V285L15PFI	IDT	获取价格	TQFP-64, Tray
72V285L15PFI8	IDT	获取价格	TQFP-64, Reel
72V285L15PFI9	IDT	获取价格	FIFO, 64KX18, 10ns, Synchronous, CMOS, PQFP64, PLASTIC, TQFP-64
72V285L15TF	IDT	获取价格	TQFP-64, Tray

与72V285L10TFG8相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

16
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

14
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

37
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

35

产品中心

服务支持

精选活动

关于我们

帮助中心

72V285L10TFG8

72V285L10TFG8 技术参数

72V285L10TFG8 数据手册

72V285L10TFG8 替代型号

与72V285L10TFG8相关器件

与72V285L10TFG8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

72V285L10TFG8

72V285L10TFG8 技术参数

72V285L10TFG8 数据手册

72V285L10TFG8 替代型号

与72V285L10TFG8相关器件

与72V285L10TFG8相关文章

您还可以找

您在本页遇到什么问题？