Datasheet > 723644L15PFG8

723644L15PFG8

更新时间： 2024-01-12 20:15:06

品牌	Logo	应用领域
艾迪悌 - IDT		先进先出芯片
页数	文件大小	规格书
35页	519K
描述
FIFO

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

723644L15PFG8 技术参数

生命周期：	Obsolete	包装说明：	QFP,
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.71	风险等级：	5.84
最长访问时间：	10 ns	其他特性：	AUTO POWER DOWN
周期时间：	15 ns	JESD-30 代码：	R-PQFP-G128
内存密度：	36864 bit	内存宽度：	36
功能数量：	1	端子数量：	128
字数：	1024 words	字数代码：	1000
工作模式：	SYNCHRONOUS	最高工作温度：	70 °C
最低工作温度：		组织：	1KX36
可输出：	YES	封装主体材料：	PLASTIC/EPOXY
封装代码：	QFP	封装形状：	RECTANGULAR
封装形式：	FLATPACK	并行/串行：	PARALLEL
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子形式：	GULL WING	端子位置：	QUAD
Base Number Matches：	1

723644L15PFG8 数据手册

CMOS SyncBiFIFO^TMWITH BUS-MATCHING

256 x 36 x 2,

512 x 36 x 2,

1,024 x 36 x 2

IDT723624

IDT723634

IDT723644

• Serial or parallel programming of partial flags

• Port B bus sizing of 36-bits (long word), 18-bits (word) and

9-bits (byte)

• Big- or Little-Endian format for word and byte bus sizes

• Master Reset clears data and configures FIFO, Partial Reset

clears data but retains configuration settings

• Mailbox bypass registers for each FIFO

• Free-running CLKA and CLKB may be asynchronous or coinci-

dent (simultaneous reading and writing of data on a single clock

edge is permitted)

FEATURES:

• Memory storage capacity:

IDT723624

IDT723634

IDT723644

–

256 x 36 x 2

512 x 36 x 2

1,024 x 36 x 2

• Clock frequencies up to 67 MHz (10 ns access time)

• Two independent clocked FIFOs buffering data in opposite

directions

• Select IDT Standard timing (using EFA, EFB, FFA, and FFB flags

functions) or First Word Fall Through Timing (using ORA, ORB,

IRA, and IRB flag functions)

• Auto power down minimizes power dissipation

• Available in space saving 128-pin Thin Quad Flatpack (TQFP)

• Green parts available, see ordering information

• Programmable Almost-Empty and Almost-Full flags; each has

three default offsets (8, 16 and 64)

FUNCTIONAL BLOCK DIAGRAM

MBF1

Mail 1

CLKA

Port-A

Control

Logic

CSA

W/RA

ENA

RAM ARRAY

256 x 36

MBA

512 x 36

1,024 x 36

FIFO1,

Mail1

Reset

Logic

MRS1

PRS1

Write

Pointer

Read

Pointer

Status Flag

Logic

EFB/ORB

AEB

FFA/IRA

AFA

FIFO1

FIFO2

SPM

FS0/SD

FS1/SEN

A⁰-A35

Programmable Flag

Offset Registers

Timing

Mode

FWFT

B0-B35

EFA/ORA

Status Flag

Logic

FFB/IRB

AFB

AEA

Read

Pointer

Write

Pointer

FIFO2,

Mail2

Reset

Logic

MRS2

PRS2

RAM ARRAY

256 x 36

512 x 36

CLKB

CSB

W/RB

ENB

MBB

1,024 x 36

Port-B

Control

Logic

Mail 2

SIZE

MBF2

3270 drw01

IDTandtheIDTlogoareregisteredtrademarkofIntegratedDeviceTechnology,Inc.SyncBiFIFOisatrademarkofIntegratedDeviceTechnology,Inc.

COMMERCIALTEMPERATURERANGE

JUNE 2014

DSC-3270/5

12 3 4 5 6 7...35

中文翻译

下载PDF

与723644L15PFG8相关器件

型号	品牌	获取价格	描述	数据表
723644L20PF	IDT	获取价格	Bi-Directional FIFO, 2KX36, 12ns, Synchronous, CMOS, PQFP128
723644L20PFI	IDT	获取价格	Bi-Directional FIFO, 2KX36, 12ns, Synchronous, CMOS, PQFP128
723644L30PF	IDT	获取价格	Bi-Directional FIFO, 2KX36, 15ns, Synchronous, CMOS, PQFP128
7236-45	MOLEX	获取价格	Barrier Strip Terminal Block, 25A, 1 Row(s), 1 Deck(s)
723646L12PF	IDT	获取价格	TQFP-128, Tray
723646L12PFG	IDT	获取价格	FIFO, 1KX36, 8ns, Synchronous, CMOS, PQFP128, TQFP-128
723646L15PFG	IDT	获取价格	FIFO, 1KX36, 10ns, Synchronous, CMOS, PQFP128, TQFP-128
723646L20PF	IDT	获取价格	Bi-Directional FIFO, 2KX36, 12ns, Synchronous, CMOS, PQFP128
723646L30PF	IDT	获取价格	Bi-Directional FIFO, 2KX36, 15ns, Synchronous, CMOS, PQFP128
7236-47	MOLEX	获取价格	Barrier Strip Terminal Block, 25A, 1 Row(s), 1 Deck(s)

与723644L15PFG8相关文章

MBRS340T3G手册解读：参数说明、产品特性及应用
2024-06-28

5
PMOS管背靠背连接：串联还是并联？
2024-06-28

5
高压电解电容的分类与选型策略
2024-06-28

6
数码管：基本概念、分类、技术发展及市场趋势
2024-06-27

12

产品中心

服务支持

精选活动

关于我们

帮助中心

723644L15PFG8

723644L15PFG8 技术参数

723644L15PFG8 数据手册

与723644L15PFG8相关器件

与723644L15PFG8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

723644L15PFG8

723644L15PFG8 技术参数

723644L15PFG8 数据手册

与723644L15PFG8相关器件

与723644L15PFG8相关文章

您还可以找

您在本页遇到什么问题？