Datasheet > 71V2546S150PFG

71V2546S150PFG

更新时间： 2024-11-17 00:32:55

品牌	Logo	应用领域
艾迪悌 - IDT		时钟静态存储器内存集成电路
页数	文件大小	规格书
21页	733K
描述
3.3V Synchronous ZBT SRAM

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

71V2546S150PFG 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	TQFP
包装说明：	LQFP, QFP100,.63X.87	针数：	100
Reach Compliance Code：	compliant	ECCN代码：	3A991.B.2.A
HTS代码：	8542.32.00.41	风险等级：	5.37
最长访问时间：	3.8 ns	其他特性：	PIPELINED ARCHITECTURE
最大时钟频率 (fCLK)：	150 MHz	I/O 类型：	COMMON
JESD-30 代码：	R-PQFP-G100	JESD-609代码：	e3
长度：	20 mm	内存密度：	4718592 bit
内存集成电路类型：	ZBT SRAM	内存宽度：	36
湿度敏感等级：	3	功能数量：	1
端子数量：	100	字数：	131072 words
字数代码：	128000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	128KX36	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	LQFP
封装等效代码：	QFP100,.63X.87	封装形状：	RECTANGULAR
封装形式：	FLATPACK, LOW PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	电源：	2.5,3.3 V
认证状态：	Not Qualified	座面最大高度：	1.6 mm
最大待机电流：	0.04 A	最小待机电流：	3.14 V
子类别：	SRAMs	最大压摆率：	0.325 mA
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn) - annealed	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	30	宽度：	14 mm
Base Number Matches：	1

71V2546S150PFG 数据手册

IDT71V2546S/XS

128K x 36

3.3V Synchronous ZBT™ SRAM

2.5V I/O, Burst Counter

Pipelined Outputs

AddressandcontrolsignalsareappliedtotheSRAMduringoneclock

cycle, andtwocycleslatertheassociateddatacycleoccurs, beitread

or write.

Features

◆

128K x 36 memory configurations

◆

Supports high performance system speed - 150 MHz

The IDT71V2546 contains data I/O, address and control signal

registers.Outputenableistheonlyasynchronoussignalandcanbeused

todisabletheoutputsatanygiventime.

(3.8 ns Clock-to-Data Access)

ZBT^TMFeature - No dead cycles between write and read

◆

cycles

◆

AClockEnable(CEN)pinallowsoperationoftheIDT71V2546tobe

suspended as long as necessary. All synchronous inputs are ignored

when(CEN)ishighandtheinternaldeviceregisterswillholdtheirprevious

values.

Internally synchronized output buffer enable eliminates the

need to control OE

◆

Single R/W (READ/WRITE) control pin

◆

Positive clock-edge triggered address, data, and control

Therearethreechipenablepins(CE1,CE2,CE2)thatallowtheuser

to deselect the device when desired. If any one of these three are not

assertedwhenADV/LDislow,nonewmemoryoperationcanbeinitiated.

However,anypendingdatatransfers(readsorwrites)willbecompleted.

Thedatabuswilltri-statetwocyclesafterchipisdeselectedorawriteis

initiated.

signal registers for fully pipelined applications

◆

4-word burst capability (interleaved or linear)

◆

Individual byte write (BW1 - BW4) control (May tie active)

◆

Three chip enables for simple depth expansion

◆

3.3V power supply (±5%), 2.5V I/O Supply (VDDQ)

◆

Packaged in a JEDEC standard 100-pin plastic thin quad

TheIDT71V2546hasanon-chipburstcounter.Intheburstmode,the

IDT71V2546 can provide four cycles of data for a single address

presentedtotheSRAM.Theorderoftheburstsequenceisdefinedbythe

LBOinputpin.TheLBOpinselectsbetweenlinearandinterleavedburst

sequence. The ADV/LD signal is used to load a new external address

(ADV/LD = LOW) or increment the internal burst counter (ADV/LD =

HIGH).

flatpack (TQFP) and 119 ball grid array (BGA)

Description

The IDT71V2546 is a 3.3V high-speed 4,718,592-bit (4.5 Megabit)

synchronous SRAM. It is designed to eliminate dead bus cycles when

turning the bus around between reads and writes, or writes and reads.

Thus, theyhavebeengiventhenameZBT^TM, orZeroBusTurnaround.

TheIDT71V2546SRAMutilizeIDT's latesthigh-performanceCMOS

process and is packaged in a JEDEC standard 14mm x 20mm 100-pin

thinplasticquadflatpack(TQFP)aswellasa119ballgridarray(BGA).

PinDescriptionSummary

A0-A16

Address Inputs

Input

I/O

Synchronous

Asynchronous

Synchronous

N/A

Chip Enables

CE , CE

, CE

Output Enable

R/W

Read/Write Signal

Clock Enable

CEN

Individual Byte Write Selects

Clock

, BW

CLK

ADV/LD

LBO

Advance burst address / Load new address

Linear / Interleaved Burst Order

Sleep Mode

Synchronous

Static

Synchronous

Static

I/O

-I/O31, I/OP1-I/OP4

DD, VDDQ

Data Input / Output

Core Power, I/O Power

Ground

Supply

Static

5294 tbl 01

APRIL 2011

DSC-5294/07

12 3 4 5 6 7...21

中文翻译

下载PDF

71V2546S150PFG 替代型号

型号	品牌	替代类型	描述	数据表
71V2546S150PFG8	IDT	完全替代	3.3V Synchronous ZBT SRAM
IDT71V2546S150PF8	IDT	类似代替	ZBT SRAM, 128KX36, 3.8ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, MO-136DJ, TQ
IDT71V2546S150PF	IDT	类似代替	128K x 36, 256K x 18 3.3V Synchronous ZBT SRAMs 2.5V I/O, Burst Counter Pipelined Outputs

与71V2546S150PFG相关器件

型号	品牌	获取价格	描述	数据表
71V2546S150PFG8	IDT	获取价格	3.3V Synchronous ZBT SRAM
71V2546S150PFGI	IDT	获取价格	3.3V Synchronous ZBT SRAM
71V2546S150PFGI8	IDT	获取价格	ZBT SRAM, 128KX36, 3.8ns, CMOS, PQFP100, 14 X 20 MM, GREEN, PLASTIC, TQFP-100
71V2546S150PFI	IDT	获取价格	ZBT SRAM, 128KX36, 3.8ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, TQFP-100
71V2546S150PFI8	IDT	获取价格	ZBT SRAM, 128KX36, 3.8ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, TQFP-100
71V2546SA100BG	IDT	获取价格	ZBT SRAM, 128KX36, 5ns, CMOS, PBGA119, 14 X 22 MM, PLASTIC, MS-028AA, BGA-119
71V2546SA100BG8	IDT	获取价格	ZBT SRAM, 128KX36, 5ns, CMOS, PBGA119, 14 X 22 MM, PLASTIC, MS-028AA, BGA-119
71V2546SA100BGG	IDT	获取价格	SRAM
71V2546SA100BGGI	IDT	获取价格	ZBT SRAM, 128KX36, 5ns, CMOS, PBGA119, 14 X 22 MM, PLASTIC, MS-028AA, BGA-119
71V2546SA100BGI	IDT	获取价格	ZBT SRAM, 128KX36, 5ns, CMOS, PBGA119, 14 X 22 MM, PLASTIC, MS-028AA, BGA-119

与71V2546S150PFG相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

13
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

7
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

35
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

31

产品中心

服务支持

精选活动

关于我们

帮助中心

71V2546S150PFG

71V2546S150PFG 技术参数

71V2546S150PFG 数据手册

71V2546S150PFG 替代型号

与71V2546S150PFG相关器件

与71V2546S150PFG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

71V2546S150PFG

71V2546S150PFG 技术参数

71V2546S150PFG 数据手册

71V2546S150PFG 替代型号

与71V2546S150PFG相关器件

与71V2546S150PFG相关文章

您还可以找

您在本页遇到什么问题？