Datasheet > 7025S25JGB8

7025S25JGB8

更新时间： 2024-10-29 02:40:39

品牌	Logo	应用领域
艾迪悌 - IDT		静态存储器内存集成电路
页数	文件大小	规格书
22页	201K
描述
HIGH-SPEED 8K x 16 DUAL-PORT STATIC RAM

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

7025S25JGB8 技术参数

生命周期：	Active	包装说明：	QCCJ,
Reach Compliance Code：	compliant	风险等级：	5.58
最长访问时间：	25 ns	JESD-30 代码：	S-PQCC-J84
内存密度：	131072 bit	内存集成电路类型：	DUAL-PORT SRAM
内存宽度：	16	功能数量：	1
端子数量：	84	字数：	8192 words
字数代码：	8000	工作模式：	ASYNCHRONOUS
最高工作温度：	125 °C	最低工作温度：	-55 °C
组织：	8KX16	封装主体材料：	PLASTIC/EPOXY
封装代码：	QCCJ	封装形状：	SQUARE
封装形式：	CHIP CARRIER	并行/串行：	PARALLEL
筛选级别：	MIL-PRF-38535 Class Q	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	MILITARY	端子形式：	J BEND
端子位置：	QUAD	Base Number Matches：	1

7025S25JGB8 数据手册

HIGH-SPEED

IDT7025S/L

8K x 16 DUAL-PORT

STATIC RAM

LEAD FINISH (SnPb) ARE IN EOL PROCESS - LAST TIME BUY EXPIRES JUNE 15, 2018

◆

IDT7025 easily expands data bus width to 32 bits or more

using the Master/Slave select when cascading more than

one device

M/S = H for BUSY output flag on Master

M/S = L for BUSY input on Slave

Interrupt Flag

On-chip port arbitration logic

Full on-chip hardware support of semaphore signaling

between ports

Fully asynchronous operation from either port

Battery backup operation—2V data retention

TTL-compatible, single 5V (±10%) power supply

Available in 84-pin PGA, Flatpack, PLCC, and 100-pin Thin

Quad Flatpack

Features

◆

True Dual-Ported memory cells which allow simultaneous

reads of the same memory location

High-speed access

◆

– Military:20/25/35/55/70ns(max.)

– Industrial: 55ns (max.)

◆

– Commercial:15/17/20/25/35/55ns(max.)

Low-power operation

◆

– IDT7025S

◆

Active:750mW(typ.)

Standby: 5mW (typ.)

– IDT7025L

Active:750mW(typ.)

Standby: 1mW (typ.)

Separate upper-byte and lower-byte control for multiplexed

◆

Industrial temperature range (–40°C to +85°C) is available

for selected speeds

Green parts available, see ordering information

bus compatibility

FunctionalBlockDiagram

R/W

CEL

CER

I/O8L-I/O15L

I/O0L-I/O7L

I/O8R-I/O15R

I/O

Control

I/O

Control

I/O0R-I/O7R

(1,2)

BUSY

12R

12L

Address

Decoder

MEMORY

ARRAY

Address

Decoder

ARBITRATION

INTERRUPT

SEMAPHORE

LOGIC

R/W

SEM

(2)

INT ⁽²⁾

INTR

M/S

2683 drw 01

NOTES:

1. (MASTER): BUSY is output; (SLAVE): BUSY is input.

2. BUSY outputs and INT outputs are non-tri-stated push-pull.

MARCH 2018

DSC 2683/12

12 3 4 5 6 7...22

中文翻译

下载PDF

与7025S25JGB8相关器件

型号	品牌	获取价格	描述	数据表
7025S25JGI8	IDT	获取价格	HIGH-SPEED 8K x 16 DUAL-PORT STATIC RAM
7025S25PFG	IDT	获取价格	Dual-Port SRAM
7025S25PFGB8	IDT	获取价格	HIGH-SPEED 8K x 16 DUAL-PORT STATIC RAM
7025S25PFGI8	IDT	获取价格	HIGH-SPEED 8K x 16 DUAL-PORT STATIC RAM
7025S30F	IDT	获取价格	Multi-Port SRAM, 8KX16, 30ns, CMOS, CQFP84
7025S30GG	IDT	获取价格	Multi-Port SRAM, 8KX16, 30ns, CMOS, CPGA84, CAVITY-DOWN, CERAMIC, PGA-84
7025S30J8	IDT	获取价格	PLCC-84, Reel
7025S30JG8	IDT	获取价格	Multi-Port SRAM, 8KX16, 30ns, CMOS, PQCC84, PLASTIC, LCC-84
7025S35FGB	IDT	获取价格	Dual-Port SRAM
7025S35FGB8	IDT	获取价格	HIGH-SPEED 8K x 16 DUAL-PORT STATIC RAM

与7025S25JGB8相关文章

三星深化印度制造布局，供应链本地化进程加速
2024-10-29

13
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

15
纳微科技震撼发布GaNSlim革新氮化镓功率芯片
2024-10-18

40
意法半导体发布第四代SiC技术，助力电动汽车电驱
2024-10-15

47

产品中心

服务支持

精选活动

关于我们

帮助中心

7025S25JGB8

7025S25JGB8 技术参数

7025S25JGB8 数据手册

与7025S25JGB8相关器件

与7025S25JGB8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

7025S25JGB8

7025S25JGB8 技术参数

7025S25JGB8 数据手册

与7025S25JGB8相关器件

与7025S25JGB8相关文章

您还可以找

您在本页遇到什么问题？