Datasheet > 663MIT

663MIT

更新时间： 2024-09-13 21:19:07

品牌	Logo	应用领域
艾迪悌 - IDT		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
7页	146K
描述
PLL Based Clock Driver, 1 True Output(s), 0 Inverted Output(s), CMOS, PDSO8, 0.150 INCH, SOIC-8

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

663MIT 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	SOIC	包装说明：	0.150 INCH, SOIC-8
针数：	8	Reach Compliance Code：	not_compliant
HTS代码：	8542.39.00.01	风险等级：	5.85
其他特性：	ALSO OPERATES WITH 5V SUPPLY	输入调节：	STANDARD
JESD-30 代码：	R-PDSO-G8	JESD-609代码：	e0
长度：	4.9 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
湿度敏感等级：	1	功能数量：	1
反相输出次数：		端子数量：	8
实输出次数：	1	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	峰值回流温度（摄氏度）：	240
认证状态：	Not Qualified	座面最大高度：	1.75 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	3.13 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Lead (Sn85Pb15)	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	20	宽度：	3.9 mm
最小 fmax：	120 MHz	Base Number Matches：	1

663MIT 数据手册

ICS663

PLL BUILDING BLOCK

Description

Features

The ICS663 is a low cost Phase-Locked Loop (PLL)

designed for clock synthesis and synchronization.

Included on the chip are the phase detector, charge

pump, Voltage Controlled Oscillator (VCO) and an

output buffer. Through the use of external reference

and VCO dividers (implemented with the ICS674-01,

for example), the user can easily configure the device

to lock to a wide variety of input frequencies.

• Packaged in 8-pin SOIC

• Output clock range 1 MHz to 100 MHz (3.3 V), 1 MHz

to 120 MHz (5 V)

• External PLL loop filter enables configuration for a

wide range of input frequencies

• Ability to accept an input clock in the kHz range

(video Hsync, for example)

• 25 mA output drive capability at TTL levels

• Lower power CMOS process

The phase detector and VCO functions of the device

can also be used independently. This enables the

configuration of other PLL circuits. For example, the

ICS663 phase detector can be used to control a VCXO

circuit such as the MK3754.

• +3.3 V 5% or +5 V 10% operating voltage

• Used along with the ICS674-01, forms a complete

PLL circuit

• Phase detector and VCO blocks can be used

For applications requiring Power Down or Output

Enable features, please refer to the ICS673-01.

independently for other PLL configurations

• Industrial temperature version available

• For better jitter performance, use the MK1575

Block Diagram

LFR

VDD

I_cp

REFIN

Clock Input

Phase/

Frequency

Detector

VCO

MUX

CLK

DOWN

FBIN

I_cp

SEL

External Feedback Divider

(such as the ICS674-01)

MDS 663 D

Revision 062904

Integrated Circuit Systems ● 525 Race Street, San Jose, CA 95126 ● tel (408) 297-1201 ● www.icst.com

12 3 4 5 6 7

中文翻译

下载PDF

与663MIT相关器件

型号	品牌	获取价格	描述	数据表
663MLF	IDT	获取价格	PLL BUILDING BLOCK Phase detector and VCO blocks can be used Lower power CMOS process
663MLFT	IDT	获取价格	PLL BUILDING BLOCK Phase detector and VCO blocks can be used Lower power CMOS process
663-R	ETC	获取价格	Fuse
663S3SS2	ETC	获取价格	CABLE R/A FEMALE/FEMALE 3POS 2M
663S3SS2L	ETC	获取价格	CABLE R/A FEMALE/FEMALE 3POS 2M
663S3SS5	ETC	获取价格	CABLE R/A FEMALE/FEMALE 3POS 5M
663S3SS5L	ETC	获取价格	CABLE R/A FEMALE/FEMALE 3POS 5M
663S3SS6	ETC	获取价格	CABLE R/A FEMALE/FEMALE 3POS 6M
663S3SS6L	ETC	获取价格	CABLE R/A FEMALE/FEMALE 3POS 6M
663S3ST2	ETC	获取价格	CABLE R/A FEMALE/FEMALE 3POS 2M

与663MIT相关文章

SL74HC10N：高性能三输入与非门解析
2024-09-03

78
AIC1781A 电池充电控制器深度解析
2024-09-03

69
Pickering新高压舌簧继电器亮相汽车测试博览会
2024-08-26

100
采用MCU+MPU双处理器架构实现的创新应用设计探索
2024-08-23

114

产品中心

服务支持

精选活动

关于我们

帮助中心

663MIT

663MIT 技术参数

663MIT 数据手册

与663MIT相关器件

与663MIT相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

663MIT

663MIT 技术参数

663MIT 数据手册

与663MIT相关器件

与663MIT相关文章

您还可以找

您在本页遇到什么问题？