Datasheet > 5T915PAI

5T915PAI

更新时间： 2024-01-11 09:42:24

品牌	Logo	应用领域
艾迪悌 - IDT		光电二极管
页数	文件大小	规格书
19页	126K
描述
Clock Driver, CMOS, PDSO48

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

5T915PAI 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	Reach Compliance Code：	not_compliant
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.87	JESD-30 代码：	R-PDSO-G48
JESD-609代码：	e0	湿度敏感等级：	1
端子数量：	48	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP48,.3,20
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	225	电源：	1.5/1.8,2.5 V
Prop。Delay @ Nom-Sup：	2.5 ns	认证状态：	Not Qualified
子类别：	Clock Drivers	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Lead (Sn85Pb15)	端子形式：	GULL WING
端子节距：	0.5 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	Base Number Matches：	1

5T915PAI 数据手册

IDT5T915

INDUSTRIALTEMPERATURERANGE

2.5VDIFFERENTIAL1:5CLOCKBUFFERTERABUFFER

2.5V DIFFERENTIAL

IDT5T915

1:5 CLOCK BUFFER

TERABUFFER™

DESCRIPTION:

FEATURES:

The IDT5T915 2.5V differential (DDR) clock buffer is a user-selectable

single-endedordifferentialinputtofivedifferentialoutputsbuiltonadvanced

metalCMOStechnology. Thedifferentialclockbufferfanoutfromasingleor

differentialinput tofivedifferentialorsingle-endedoutputsreducesloadingon

theprecedingdriverandprovidesanefficientclockdistributionnetwork. The

IDT5T915canactasatranslatorfromadifferentialHSTL,eHSTL,1.8V/2.5V

LVTTL,LVEPECL,orsingle-ended1.8V/2.5VLVTTLinputtoHSTL,eHSTL,

1.8V/2.5VLVTTLoutputs. Selectableinterfaceiscontrolledby3-levelinput

signalsthatmaybehard-wiredtoappropriatehigh-mid-lowlevels.

• Guaranteed Low Skew < 25ps (max)

• Very low duty cycle distortion < 300ps (max)

• High speed propagation delay < 2ns (max)

• Up to 250MHz operation

• Very low CMOS power levels

• Hot insertable and over-voltage tolerant inputs

• 3-level inputs for selectable interface

• Selectable HSTL, eHSTL, 1.8V / 2.5V LVTTL, or LVEPECL input

interface

• Selectable differential or single-ended inputs and five differen-

tial outputs

The IDT5T915 true or complementary outputs can be asynchronously

enabled/disabled. Multiple power and grounds reduce noise.

• 2.5V VDD

• Available in TSSOP package

APPLICATIONS:

• Clock and signal distribution

FUNCTIONALBLOCKDIAGRAM

TxS

OUTPUT

CONTROL

G(+)

OUTPUT

CONTROL

OUTPUT

CONTROL

RxS

OUTPUT

CONTROL

A/VREF

OUTPUT

CONTROL

G(-)

OUTPUT

CONTROL

OUTPUT

CONTROL

OUTPUT

CONTROL

OUTPUT

CONTROL

OUTPUT

CONTROL

TheIDTlogoisaregisteredtrademarkofIntegratedDeviceTechnology,Inc.

INDUSTRIAL TEMPERATURE RANGE

FEBRUARY 2003

DSC-5893/22

12 3 4 5 6 7...19

中文翻译

下载PDF

与5T915PAI相关器件

型号	品牌	获取价格	描述	数据表
5T915PAI8	IDT	获取价格	Clock Driver, CMOS, PDSO48
5T929-10NLGI	IDT	获取价格	VFQFPN-28, Tray
5T929-10NLI	IDT	获取价格	PLL Based Clock Driver, 5T Series, 2 True Output(s), 0 Inverted Output(s), PQCC28, PLASTIC
5T929-30NLGI	IDT	获取价格	VFQFPN-28, Tray
5T929-30NLI	IDT	获取价格	PLL Based Clock Driver, 5T Series, 2 True Output(s), 0 Inverted Output(s), PQCC28, PLASTIC
5T929-30NLI8	IDT	获取价格	Clock Driver, PQCC28
5T9302PGGI	IDT	获取价格	Clock Driver, 5T Series, 2 True Output(s), 0 Inverted Output(s), PDSO20, 6.50 X 4.40 MM, 1
5T9302PGGI8	IDT	获取价格	Clock Driver, 5T Series, 2 True Output(s), 0 Inverted Output(s), PDSO20, 6.50 X 4.40 MM, 1
5T9302PGI	IDT	获取价格	Clock Driver, 5T Series, 2 True Output(s), 0 Inverted Output(s), PDSO20, 6.50 X 4.40 MM, 1
5T9304	IDT	获取价格	LVDS, 1:4 Clock Buffer Terabuffer

与5T915PAI相关文章

BSS123LT1资料解读：电气参数及替代型号推荐
2024-06-21

7
LTC1151C双通道±15V零漂移运算放大器全面解读
2024-06-21

9
CNX36手册解读：产品特性、应用及封装引脚详解
2024-06-21

6
PS9552资料解读：引脚信息、电气参数
2024-06-21

6

产品中心

服务支持

精选活动

关于我们

帮助中心

5T915PAI

5T915PAI 技术参数

5T915PAI 数据手册

与5T915PAI相关器件

与5T915PAI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

5T915PAI

5T915PAI 技术参数

5T915PAI 数据手册

与5T915PAI相关器件

与5T915PAI相关文章

您还可以找

您在本页遇到什么问题？