Datasheet > 54LS114

54LS114

更新时间： 2024-01-03 00:47:47

品牌	Logo	应用领域
美国国家半导体 - NSC		触发器时钟
页数	文件大小	规格书
6页	112K
描述
Dual JK Negative Edge-Triggered Flip-Flop with Common Clocks and Clears

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

54LS114 技术参数

生命周期：	Obsolete	包装说明：	QCCN, LCC20,.35SQ
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.41	Is Samacsys：	N
其他特性：	WITH INDIVIDUAL SET INPUTS	系列：	LS
JESD-30 代码：	S-CQCC-N20	长度：	8.89 mm
负载电容（CL）：	15 pF	逻辑集成电路类型：	J-K FLIP-FLOP
最大频率@ Nom-Sup：	30000000 Hz	最大I（ol）：	0.004 A
位数：	2	功能数量：	1
端子数量：	20	最高工作温度：	125 °C
最低工作温度：	-55 °C	输出极性：	COMPLEMENTARY
封装主体材料：	CERAMIC, METAL-SEALED COFIRED	封装代码：	QCCN
封装等效代码：	LCC20,.35SQ	封装形状：	SQUARE
封装形式：	CHIP CARRIER	电源：	5 V
最大电源电流（ICC）：	8 mA	传播延迟（tpd）：	24 ns
认证状态：	Not Qualified	筛选级别：	38535Q/M;38534H;883B
座面最大高度：	1.905 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	TTL	温度等级：	MILITARY
端子形式：	NO LEAD	端子节距：	1.27 mm
端子位置：	QUAD	触发器类型：	NEGATIVE EDGE
宽度：	8.89 mm	最小 fmax：	30 MHz
Base Number Matches：	1

Physical Dimensions inches (millimeters) (Continued)

14-Lead Ceramic Dual-In-Line Package (J)

Order Number 54LS114DMQB

NS Package Number J14A

1 2 3 456

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
54LS114A/BCAJC	MOTOROLA	获取价格	LS SERIES, NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14, CERDIP-14
54LS114AM/B2AJC	MOTOROLA	获取价格	LS SERIES, NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CQCC20, CERAMIC, L
54LS114DMQB	NSC	获取价格	Dual JK Negative Edge-Triggered Flip-Flop with Common Clocks and Clears
54LS114FMQB	NSC	获取价格	Dual JK Negative Edge-Triggered Flip-Flop with Common Clocks and Clears
54LS114J	RAYTHEON	获取价格	J-K Flip-Flop, 2-Func, Negative Edge Triggered, TTL, CDIP14,
54LS114LMQB	NSC	获取价格	Dual JK Negative Edge-Triggered Flip-Flop with Common Clocks and Clears
54LS114W	RAYTHEON	获取价格	J-K Flip-Flop, 2-Func, Negative Edge Triggered, TTL, CDFP14,
54LS11DM	ETC	获取价格	TRIPLE 3-INPUT AND GATE
54LS11DMQB	NSC	获取价格	Triple 3-input AND Gate
54LS11E	NSC	获取价格	Triple 3-Input AND Gates