5秒后页面跳转
捷配首页

Datasheet > 54LS114
54LS114 PDF预览

54LS114

更新时间： 2024-01-17 16:58:02
品牌 Logo 应用领域
美国国家半导体 - NSC 触发器时钟
页数 文件大小 规格书
6页 112K
描述
Dual JK Negative Edge-Triggered Flip-Flop with Common Clocks and Clears

阅读下载

获取价格

54LS114 技术参数

生命周期：Obsolete包装说明：QCCN, LCC20,.35SQ
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.41Is Samacsys：N
其他特性：WITH INDIVIDUAL SET INPUTS系列：LS
JESD-30 代码：S-CQCC-N20长度：8.89 mm
负载电容（CL）：15 pF逻辑集成电路类型：J-K FLIP-FLOP
最大频率@ Nom-Sup：30000000 Hz最大I（ol）：0.004 A
位数：2功能数量：1
端子数量：20最高工作温度：125 °C
最低工作温度：-55 °C输出极性：COMPLEMENTARY
封装主体材料：CERAMIC, METAL-SEALED COFIRED封装代码：QCCN
封装等效代码：LCC20,.35SQ封装形状：SQUARE
封装形式：CHIP CARRIER电源：5 V
最大电源电流（ICC）：8 mA传播延迟（tpd）：24 ns
认证状态：Not Qualified筛选级别：38535Q/M;38534H;883B
座面最大高度：1.905 mm子类别：FF/Latches
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：TTL温度等级：MILITARY
端子形式：NO LEAD端子节距：1.27 mm
端子位置：QUAD触发器类型：NEGATIVE EDGE
宽度：8.89 mm最小 fmax：30 MHz
Base Number Matches：1

54LS114 数据手册

 浏览型号54LS114的Datasheet PDF文件第1页浏览型号54LS114的Datasheet PDF文件第2页浏览型号54LS114的Datasheet PDF文件第4页浏览型号54LS114的Datasheet PDF文件第5页浏览型号54LS114的Datasheet PDF文件第6页 
Electrical Characteristics (Continued)  
Over recommended operating free air temperature range (unless otherwise noted)  
Typ  
Symbol  
Parameter  
Conditions  
Min  
Max  
Units  
(Note 1)  
e
e
Max, V  
I
b
b
b
I
Low Level Input Current  
V
0.4V Jn, Kn Inputs  
0.4  
0.8  
1.6  
mA  
mA  
mA  
mA  
IL  
CC  
SD1, SD2 Inputs  
CD Input  
b
CP Input  
1.44  
e
CC  
I
I
Short Circuit  
V
Max  
OS  
CC  
b
b
20  
100  
8.0  
mA  
mA  
Output Current  
(Note 2)  
e
e
0V  
Supply Current  
V
CC  
Max, V  
CP  
e
e
25 C.  
Note 1: All typicals are at V  
5V, T  
§
Note 2: Not more than one output should be shorted at a time, and the duration should not exceed one second.  
CC  
A
Switching Characteristics  
5.0V, T  
e a  
e a  
25 C (See Section 1 for Test Waveforms and Output Load)  
V
CC  
§
A
e
e
15 pF  
R
L
2k, C  
L
Symbol  
Parameter  
Units  
Min  
Max  
f
Maximum Count Frequency  
30  
MHz  
ns  
max  
t
t
Propagation Delay  
CP to Q or Q  
16  
24  
PLH  
PHL  
t
t
Propagation Delay  
16  
24  
PLH  
ns  
CD or SDn to Q or Q  
PHL  
Truth Table  
Inputs  
Output  
@
@
t
n
t
a
1
n
J
L
K
L
Q
Qn  
L
L
H
L
H
H
H
H
Qn  
Asynchronous Inputs:  
LOW input to SD sets Q to HIGH level  
LOW input to CD sets Q to LOW level  
Clear and Set are independent of clock  
Simultaneous LOW on CD and SD  
makes both Q and Q HIGH  
e
e
e
H
L
HIGH Voltage Level  
LOW Voltage Level  
t
t
Bit time before clock pulse.  
n
e
Bit time after clock pulse.  
a
n
1
3
123456

下载PDF

与54LS114相关器件

型号 品牌 描述 获取价格 数据表
54LS114A/BCAJC MOTOROLA LS SERIES, NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14, CERDIP-14

获取价格
54LS114AM/B2AJC MOTOROLA LS SERIES, NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CQCC20, CERAMIC, L

获取价格
54LS114DMQB NSC Dual JK Negative Edge-Triggered Flip-Flop with Common Clocks and Clears

获取价格
54LS114FMQB NSC Dual JK Negative Edge-Triggered Flip-Flop with Common Clocks and Clears

获取价格
54LS114J RAYTHEON J-K Flip-Flop, 2-Func, Negative Edge Triggered, TTL, CDIP14,

获取价格
54LS114LMQB NSC Dual JK Negative Edge-Triggered Flip-Flop with Common Clocks and Clears

获取价格

与54LS114相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证