100331DM

更新时间： 2024-11-30 13:03:11

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		触发器
页数	文件大小	规格书
10页	103K
描述
D Flip-Flop, 100K Series, 3-Func, Positive Edge Triggered, 1-Bit, Complementary Output, ECL, CDIP24, 0.400 INCH, CERAMIC, DIP-24

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

100331DM 技术参数

生命周期：	Obsolete	零件包装代码：	DIP
包装说明：	DIP,	针数：	24
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.33	其他特性：	WITH ADDITIONAL COMMON CLOCK; SET AND RESET INPUTS
系列：	100K	JESD-30 代码：	R-GDIP-T24
逻辑集成电路类型：	D FLIP-FLOP	位数：	1
功能数量：	3	端子数量：	24
最高工作温度：	125 °C	最低工作温度：	-55 °C
输出特性：	OPEN-EMITTER	输出极性：	COMPLEMENTARY
封装主体材料：	CERAMIC, GLASS-SEALED	封装代码：	DIP
封装形状：	RECTANGULAR	封装形式：	IN-LINE
传播延迟（tpd）：	2.4 ns	认证状态：	Not Qualified
座面最大高度：	5.72 mm	表面贴装：	NO
技术：	ECL	温度等级：	MILITARY
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	触发器类型：	POSITIVE EDGE
宽度：	10.16 mm	最小 fmax：	400 MHz
Base Number Matches：	1

100331DM 数据手册

February 1990

Revised August 2000

100331

Low Power Triple D-Type Flip-Flop

General Description

The 100331 contains three D-type, edge-triggered master/

slave flip-flops with true and complement outputs, a Com-

mon Clock (CP_C), and Master Set (MS) and Master Reset

Features

■ 35% power reduction of the 100131

■ 2000V ESD protection

■ Pin/function compatible with 100131

(MR) inputs. Each flip-flop has individual Clock (CP_n),

Direct Set (SD_n) and Direct Clear (CD_n) inputs. Data enters

a master when both CP_nand CP_Care LOW and transfers

to a slave when CP_nor CP_C(or both) go HIGH. The Master

Set, Master Reset and individual CD_nand SD_ninputs over-

■ Voltage compensated operating range = −4.2V to −5.7V

■ Available to industrial grade temperature range

ride the Clock inputs. All inputs have 50 kΩ pull-down

resistors.

Ordering Code:

Order Number Package Number

Package Description

100331SC

100331PC

100331QC

100331QI

M24B

N24E

V28A

24-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300 Wide

24-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-010, 0.400 Wide

28-Lead Plastic Lead Chip Carrier (PLCC), JEDEC MO-047, 0.450 Square

Industrial Temperature Range (−40°C to +85°C)

Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.

Logic Symbol

Connection Diagrams

24-Pin DIP/SOIC

Pin Descriptions

Pin Names

Description

Individual Clock Inputs

Common Clock Input

28-Pin PLCC

CP₀–CP₂

CP_C

D₀–D₂

CD₀–CD₂

SD_n

Data Inputs

Individual Direct Clear Inputs

Individual Direct Set Inputs

Master Reset Input

Master Set Input

Q₀-Q₂

Q₀–Q₂

Data Outputs

Complementary Data Outputs

DS010262

www.fairchildsemi.com

12 3 4 5 6 7...10

中文翻译

下载PDF

与100331DM相关器件

型号	品牌	获取价格	描述	数据表
100331DMQB	TI	获取价格	100K SERIES, TRIPLE POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP24, 0.4
100331F	NSC	获取价格	Low Power Triple D Flip-Flop
100331FMQB	TI	获取价格	100K SERIES, TRIPLE POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, CQFP24, CER
100331J-QMLV	ETC	获取价格	Triple D-Type Flip-Flop
100-331M	API	获取价格	Micro i Ribbon-Lead Inductors
100331PC	FAIRCHILD	获取价格	Low Power Triple D-Type Flip-Flop
100331QC	FAIRCHILD	获取价格	Low Power Triple D-Type Flip-Flop
100331QC_NL	FAIRCHILD	获取价格	D Flip-Flop, 100K Series, 3-Func, Positive Edge Triggered, 1-Bit, Complementary Output, EC
100331QCQR	TI	获取价格	100K SERIES, TRIPLE POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PQCC28, PLA
100331QCX	ONSEMI	获取价格	D Flip-Flop

与100331DM相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

52
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

41
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

69
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

65

产品中心

服务支持

精选活动

关于我们

帮助中心

100331DM

100331DM 技术参数

100331DM 数据手册

与100331DM相关器件

与100331DM相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

100331DM

100331DM 技术参数

100331DM 数据手册

与100331DM相关器件

与100331DM相关文章

您还可以找

您在本页遇到什么问题？