ꢀ ꢁ ꢂꢀ ꢃ ꢄ ꢅ ꢆꢇ ꢈꢉ ꢀꢁ ꢅ ꢀꢃꢄ ꢅ ꢆ ꢇ ꢈ
ꢀ ꢁ ꢂꢀ ꢃ ꢊ ꢂ ꢆꢇ ꢈꢉ ꢀꢁ ꢅ ꢀꢃꢊ ꢂ ꢆ ꢇ ꢈ
ꢋ ꢌꢍꢎ ꢈ ꢃ ꢏꢍꢏꢐ ꢋ ꢑꢌ ꢍꢒ ꢁꢓ ꢎ ꢃꢒ ꢁ ꢁꢏ ꢑꢐꢔ ꢆꢋ
SMMS702B − JANUARY 1998 − REVISED APRIL 1998
TM4TR72EPH functional block diagram
S1
S0
V
U[0:8], UB[0:8]
DD
Two 0.1 µF per
SDRAM device
CS
CS
CS
CS
V
U[0:8], UB[0:8]
SS
U0
UB0
U4
UB4
DQMB0
DQ[0:7]
DQM
DQM
DQMB4
DQM
DQM
R
R
R
R
8
8
8
8
DQ[0:7]
DQ[0:7]
DQ[32:39]
DQ[0:7]
DQ[0:7]
R = 10 Ω
R
R
= 10 Ω
= 5 Ω
C
B
CS
CS
CS
CS
R
B
B
B
B
U1
UB1
U5
UB5
CK: U0, U4
R
R
R
CK0
CK1
DQMB1
DQM
DQM
DQMB5
DQM
DQM
CK: U1, U5, U8
R
8
DQ[8:15]
DQ[0:7]
DQ[0:7]
DQ[40:47]
DQ[0:7]
DQ[0:7]
CK: UB0, UB4
CK: UB1, UB5, UB8
CS
CS
R
R
C
CK: U2, U6
CK: U3, U7
U8
UB8
†
CK2
C
DQMB1
CB[0:7]
DQM
DQM
R
R
C
DQ[0:7]
DQ[0:7]
CK: UB2, UB6
CK: UB3, UB7
†
CK3
C
S3
S2
V
DD
10 kΩ
CKE: UB[0:8]
CS
CS
CS
CS
CKE1
CKE0
RAS
U2
UB2
U6
UB6
CKE: U[0:8]
DQMB2
DQM
DQM
DQMB6
DQM
DQM
RAS: U[0:8], UB[0:8]
CAS: U[0:8], UB[0:8]
WE: U[0:8], UB[0:8]
A[0:11]: U[0:8], UB[0:8]
R
R
8
8
DQ[16:23]
DQ[0:7]
DQ[0:7]
DQ[48:55]
DQ[0:7]
DQ[0:7]
CAS
WE
CS
CS
CS
CS
A[0:11]
U3
U7
UB3
UB7
DQMB3
DQM
DQMB7
DQM
DQM
DQM
R
R
8
8
DQ[24:31]
DQ[0:7]
DQ[56:63]
DQ[0:7]
DQ[0:7]
DQ[0:7]
SPD EEPROM
SDA
SCL
LEGEND: CS
=
Chip select
WP
A0
A1
A2
SPD = Serial Presence Detect
47 kΩ
SA0 SA1 SA2
†
Additional 3.3 pF capacity is used to balance loads among clocks.
8
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251−1443