SY10EP451L

更新时间： 2024-01-23 02:24:49

品牌	Logo	应用领域
麦瑞 - MICREL		/
页数	文件大小	规格书
10页	399K
描述
3.3V ECL 6-Bit Differential Register with Master Reset

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

SY10EP451L 技术参数

生命周期：	Obsolete	包装说明：	LEAD FREE, TQFP-32
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.84	Is Samacsys：	N
系列：	10E	JESD-30 代码：	S-PQFP-G32
JESD-609代码：	e4	长度：	7 mm
逻辑集成电路类型：	D FLIP-FLOP	位数：	1
功能数量：	6	端子数量：	32
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	TQFP	封装形状：	SQUARE
封装形式：	FLATPACK, THIN PROFILE	传播延迟（tpd）：	0.69 ns
认证状态：	Not Qualified	座面最大高度：	1.2 mm
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	ECL	温度等级：	INDUSTRIAL
端子面层：	NICKEL PALLADIUM GOLD	端子形式：	GULL WING
端子节距：	0.8 mm	端子位置：	QUAD
触发器类型：	POSITIVE EDGE	宽度：	7 mm
Base Number Matches：	1

SY10EP451L 数据手册

SY10/100EP451L

3.3V ECL 6-Bit Differential Register

with Master Reset

General Description

Features

The SY10/100EP451L is a 6-bit fully differential register

with common clock and single-ended Master Reset (MR).

It is ideal for very high frequency applications where a

registered data path is necessary.

• 450ps typical propagation delay

• Maximum frequency > 3.0GHz typical

• Asynchronous Master Reset

• 20ps skew within device, 35ps skew device-to-device

• PECL mode operating range:

– V_CC= 3.0V to 3.6V with V_EE= 0V

• NECL mode operating range:

– V_CC= 0V with V_EE= –3.0V to –3.6V

• Open input default state

All inputs have an internal 75kΩ pull-down resistor.

Differential inputs have an override clamp. Unused

differential register inputs can be left open and will default

LOW. When the differential inputs are forced to < V_EE

+1.2V, the clamp will override and force the output to a

default state.

The positive transition of CLK (pin 4) will latch the

registers. Master Reset (MR) HIGH will asynchronously

reset all registers forcing Q outputs to go LOW.

• Safety clamp on inputs

• Available in 32-pin TQFP

Applications

• High Speed Logic

Datasheets and support documentation can be found on

Micrel’s web site at: www.micrel.com.

• Wireless Communication Systems

• Data Communication Systems

Micrel Inc. • 2180 Fortune Drive • San Jose, CA 95131 • USA • tel +1 (408) 944-0800 • fax + 1 (408) 474-1000 • http://www.micrel.com

M9999-030507-A

March 2007

hbwhelp@micrel.com or (408) 955-1690

12 3 4 5 6 7...10

中文翻译

下载PDF

与SY10EP451L相关器件

型号	品牌	获取价格	描述	数据表
SY10EP451L_0705	MICREL	获取价格	3.3V ECL 6-Bit Differential Register with Master Reset
SY10EP451LTG	MICREL	获取价格	3.3V ECL 6-Bit Differential Register with Master Reset
SY10EP451LTGTR	MICREL	获取价格	3.3V ECL 6-Bit Differential Register with Master Reset
SY10EP451LTG-TR	MICREL	获取价格	D Flip-Flop, 10E Series, 6-Func, Positive Edge Triggered, 1-Bit, Complementary Output, ECL
SY10EP51V	MICREL	获取价格	5V/3.3V D FLIP-FLOP WITH RESET AND DIFFERENTIAL CLOCK
SY10EP51V	MICROCHIP	获取价格	The SY10EP51V is a D flip-flop with reset and differential clock. The device is pin and f
SY10EP51V_09	MICREL	获取价格	5V/3.3V D FLIP-FLOP WITH RESET AND DIFFERENTIAL CLOCK
SY10EP51VKC	MICREL	获取价格	5V/3.3V D FLIP-FLOP WITH RESET AND DIFFERENTIAL CLOCK
SY10EP51VKC	MICROCHIP	获取价格	D Flip-Flop, 10E Series, 1-Func, Positive Edge Triggered, 1-Bit, Complementary Output, ECL
SY10EP51VKCTR	MICREL	获取价格	5V/3.3V D FLIP-FLOP WITH RESET AND DIFFERENTIAL CLOCK

与SY10EP451L相关文章

BSS138LT3G：一款高效能N沟道MOSFET的全面解析
2024-07-04

3
解读EGP10B二极管资料手册：产品特性、参数分析
2024-07-04

3
RT9164AGG手册资料详解：引脚信息、设计指南
2024-07-04

3
2SA1037KPT资料详解：产品特性、电气参数、设计指南
2024-07-04

3

产品中心

服务支持

精选活动

关于我们

帮助中心

SY10EP451L

SY10EP451L 技术参数

SY10EP451L 数据手册

与SY10EP451L相关器件

与SY10EP451L相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SY10EP451L

SY10EP451L 技术参数

SY10EP451L 数据手册

与SY10EP451L相关器件

与SY10EP451L相关文章

您还可以找

您在本页遇到什么问题？