5秒后页面跳转
捷配首页

Datasheet > SY100E156
SY100E156 PDF预览

SY100E156

更新时间： 2024-01-16 03:33:38
品牌 Logo 应用领域
麦瑞 - MICREL /
页数 文件大小 规格书
4页 64K
描述
3-BIT 4:1 MUX-LATCH

阅读下载

中文翻译

获取价格

SY100E156 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
包装说明：PLASTIC, LCC-28Reach Compliance Code：not_compliant
HTS代码：8542.39.00.01风险等级：5.81
其他特性：THREE 4:1 MUX FOLLOWED BY LATCH系列：100E
JESD-30 代码：S-PQCC-J28JESD-609代码：e0
长度：11.48 mm逻辑集成电路类型：D LATCH
湿度敏感等级：1位数：3
功能数量：1端子数量：28
最高工作温度：85 °C最低工作温度：
输出特性：OPEN-EMITTER输出极性：COMPLEMENTARY
封装主体材料：PLASTIC/EPOXY封装代码：QCCJ
封装形状：SQUARE封装形式：CHIP CARRIER
峰值回流温度（摄氏度）：240传播延迟（tpd）：0.8 ns
认证状态：Not Qualified座面最大高度：4.57 mm
表面贴装：YES技术：ECL
温度等级：OTHER端子面层：Tin/Lead (Sn85Pb15)
端子形式：J BEND端子节距：1.27 mm
端子位置：QUAD处于峰值回流温度下的最长时间：30
触发器类型：LOW LEVEL宽度：11.48 mm
Base Number Matches：1

SY100E156 数据手册

 浏览型号SY100E156的Datasheet PDF文件第2页浏览型号SY100E156的Datasheet PDF文件第3页浏览型号SY100E156的Datasheet PDF文件第4页 
3-BIT 4:1  
MUX-LATCH  
SY10E156  
SY100E156  
FEATURES  
DESCRIPTION  
The SY10/100E156 offer three 4:1 multiplexers followed  
by latches with differential outputs, designed for use in  
new, high-performance ECL systems. The two external  
latch enable signals (LEN1 and LEN2) are gated through a  
logical OR operation before use as control for the three  
latches. When both LEN1 and LEN2 are at a logic LOW, the  
latches are transparent, thus presenting the data from the  
multiplexers at the output pins. If either LEN1 or LEN2 (or  
both) are at a logic HIGH, the outputs are latched.  
The multiplexer operation is controlled by the Select  
(SEL0, SEL1) signals which select one of the four bits of  
input data at each mux to be passed through.  
■ 900ps max. D to output  
■ Extended 100E VEE range of –4.2V to –5.5V  
■ 800ps max. LEN to output  
■ Differential outputs  
■ Asynchronous Master Reset  
■ Dual latch enables  
■ Fully compatible with industry standard 10KH,  
100K ECL levels  
■ Internal 75KΩ input pulldown resistors  
■ Fully compatible with Motorola MC10E/100E156  
■ Available in 28-pin PLCC package  
The MR (Master Reset) signal operates asynchronously  
to take all outputs to a logic LOW.  
BLOCK DIAGRAM  
PIN CONFIGURATION  
D
D
D
D
0a  
0b  
0c  
0d  
Q
0
0
D
4:1  
E
N
MUX  
25 24 23 22 21 20 19  
Q
SEL  
SEL  
MR  
0
R
R
R
26  
27  
28  
1
18  
17  
16  
15  
14  
13  
12  
Q2  
1
Q
2
V
CC  
PLCC  
TOP VIEW  
J28-1  
D1a  
D1b  
D1c  
D1d  
V
EE  
Q
Q
1
1
Q
1
1
D
4:1  
MUX  
LEN  
1
2
E
N
Q
LEN  
2
3
VCCO  
D
1c  
4
Q0  
5
6
7
8
9
10 11  
D2a  
D2b  
D2c  
D2d  
Q
2
2
D
4:1  
MUX  
E
N
Q
SEL  
0
1
PIN NAMES  
SEL  
Pin  
D0x–D2x  
SEL0, SEL1  
LEN1, LEN2  
MR  
Function  
LEN  
1
2
Input Data  
LEN  
Select Inputs  
Latch Enables  
Master Reset  
True Outputs  
Inverted Outputs  
VCC to Output  
MR  
Q0–Q2  
Q0–Q2  
VCCO  
Rev.: C  
Amendment: /1  
Issue Date: February, 1998  
1
1234

中文翻译

下载PDF

与SY100E156相关器件

型号 品牌 获取价格 描述 数据表
SY100E156JC MICREL

获取价格

 		3-BIT 4:1 MUX-LATCH
SY100E156JCTR MICREL

获取价格

 		3-BIT 4:1 MUX-LATCH
SY100E157 MICREL

获取价格

 		QUAD 2:1 MULTIPLEXER
SY100E157JC MICREL

获取价格

 		QUAD 2:1 MULTIPLEXER
SY100E157JC MICROCHIP

获取价格

 		Multiplexer, 100E Series, 4-Func, 2 Line Input, 1 Line Output, Complementary Output, ECL,
SY100E157JCTR MICREL

获取价格

 		QUAD 2:1 MULTIPLEXER
SY100E157JI MICREL

获取价格

 		QUAD 2:1 MULTIPLEXER
SY100E157JITR MICREL

获取价格

 		QUAD 2:1 MULTIPLEXER
SY100E157JY MICREL

获取价格

 		QUAD 2:1 MULTIPLEXER
SY100E157JY MICROCHIP

获取价格

 		100E SERIES, QUAD 2 LINE TO 1 LINE MULTIPLEXER, COMPLEMENTARY OUTPUT, PQCC28

与SY100E156相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证