5秒后页面跳转
SN74LV20ADGVR PDF预览

SN74LV20ADGVR

更新时间: 2024-02-21 10:46:44
品牌 Logo 应用领域
德州仪器 - TI 栅极触发器逻辑集成电路电视光电二极管输入元件
页数 文件大小 规格书
13页 330K
描述
DUAL 4 INPUT POSITIVE NAND GATE

SN74LV20ADGVR 技术参数

是否无铅: 不含铅是否Rohs认证: 符合
生命周期:Obsolete零件包装代码:TSSOP
包装说明:GREEN, PLASTIC, TSSOP-14针数:14
Reach Compliance Code:compliantHTS代码:8542.39.00.01
Factory Lead Time:1 week风险等级:5.45
Is Samacsys:N系列:LV/LV-A/LVX/H
JESD-30 代码:R-PDSO-G14长度:5 mm
负载电容(CL):50 pF逻辑集成电路类型:NAND GATE
最大I(ol):0.006 A功能数量:2
输入次数:4端子数量:14
最高工作温度:85 °C最低工作温度:-40 °C
封装主体材料:PLASTIC/EPOXY封装代码:TSSOP
封装等效代码:TSSOP14,.25封装形状:RECTANGULAR
封装形式:SMALL OUTLINE, THIN PROFILE, SHRINK PITCH包装方法:TR
峰值回流温度(摄氏度):NOT SPECIFIED电源:3.3 V
Prop。Delay @ Nom-Sup:11.5 ns传播延迟(tpd):18.5 ns
认证状态:Not Qualified施密特触发器:NO
座面最大高度:1.2 mm子类别:Gates
最大供电电压 (Vsup):5.5 V最小供电电压 (Vsup):2 V
标称供电电压 (Vsup):2.5 V表面贴装:YES
技术:CMOS温度等级:INDUSTRIAL
端子形式:GULL WING端子节距:0.65 mm
端子位置:DUAL处于峰值回流温度下的最长时间:NOT SPECIFIED
宽度:4.4 mmBase Number Matches:1

SN74LV20ADGVR 数据手册

 浏览型号SN74LV20ADGVR的Datasheet PDF文件第1页浏览型号SN74LV20ADGVR的Datasheet PDF文件第3页浏览型号SN74LV20ADGVR的Datasheet PDF文件第4页浏览型号SN74LV20ADGVR的Datasheet PDF文件第5页浏览型号SN74LV20ADGVR的Datasheet PDF文件第6页浏览型号SN74LV20ADGVR的Datasheet PDF文件第7页 
ꢀ ꢁꢂ ꢃꢄꢅꢆ ꢇ ꢈ ꢉ ꢀꢁ ꢊꢃ ꢄꢅ ꢆ ꢇꢈ  
ꢋ ꢌꢈꢄ ꢃ ꢍꢎ ꢁꢏ ꢌꢐ ꢏ ꢑꢀ ꢎ ꢐꢎ ꢅ ꢒꢍ ꢁꢈꢁ ꢋ ꢓ ꢈꢐꢒ  
SCES339E − SEPTEMBER 2000 − REVISED APRIL 2005  
FUNCTION TABLE  
(each gate)  
INPUTS  
OUTPUT  
Y
A
B
H
X
L
C
H
X
X
L
D
H
X
X
X
L
H
L
L
H
H
H
H
X
X
X
X
X
X
logic diagram (positive logic)  
1
1A  
9
10  
12  
13  
2A  
2B  
2C  
2D  
2
1B  
6
8
1Y  
2Y  
4
1C  
5
1D  
Pin numbers shown are for the D, DB, DGV, J, NS, PW, and W packages.  
absolute maximum ratings over operating free-air temperature range (unless otherwise noted)  
Supply voltage range, V  
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . −0.5 V to 7 V  
CC  
Input voltage range, V (see Note 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . −0.5 V to 7 V  
I
Output voltage range applied in high or low state, V (see Notes 1 and 2) . . . . . . . . . . −0.5 V to V  
+ 0.5 V  
O
CC  
Output voltage range applied in power-off state, V (see Note 1) . . . . . . . . . . . . . . . . . . . . . . . . . −0.5 V to 7 V  
O
Input clamp current, I (V < 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . −20 mA  
IK  
I
Output clamp current, I  
(V < 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . −50 mA  
OK  
O
Continuous output current, I (V = 0 to V ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 mA  
Continuous current through V  
O
O
CC  
CC  
or GND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50 mA  
Package thermal impedance, θ (see Note 3): D package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86°C/W  
JA  
DB package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96°C/W  
DGV package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127°C/W  
NS package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76°C/W  
PW package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113°C/W  
Storage temperature range, T  
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . −65°C to 150°C  
stg  
Stresses beyond those listed under “absolute maximum ratings” may cause permanent damage to the device. These are stress ratings only, and  
functional operation of the device at these or any other conditions beyond those indicated under “recommended operating conditions” is not  
implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.  
NOTES: 1. The input and output negative-voltage ratings may be exceeded if the input and output current ratings are observed.  
2. This value is limited to 5.5 V maximum.  
3. The package thermal impedance is calculated in accordance with JESD 51-7.  
2
POST OFFICE BOX 655303 DALLAS, TEXAS 75265  

SN74LV20ADGVR 替代型号

型号 品牌 替代类型 描述 数据表
SN74LV20ADGVRG4 TI

完全替代

DAUL 4-INPUT POSITIVE-AND GATE
SN74LV20ADGVRE4 TI

完全替代

DUAL 4 INPUT POSITIVE NAND GATE

与SN74LV20ADGVR相关器件

型号 品牌 获取价格 描述 数据表
SN74LV20ADGVRE4 TI

获取价格

DUAL 4 INPUT POSITIVE NAND GATE
SN74LV20ADGVRG4 TI

获取价格

DAUL 4-INPUT POSITIVE-AND GATE
SN74LV20ADR TI

获取价格

DUAL 4 INPUT POSITIVE NAND GATE
SN74LV20ADRE4 TI

获取价格

DUAL 4 INPUT POSITIVE NAND GATE
SN74LV20ADRG4 TI

获取价格

DAUL 4-INPUT POSITIVE-AND GATE
SN74LV20ANSR TI

获取价格

DUAL 4 INPUT POSITIVE NAND GATE
SN74LV20ANSRE4 TI

获取价格

DUAL 4 INPUT POSITIVE NAND GATE
SN74LV20ANSRG4 TI

获取价格

DAUL 4-INPUT POSITIVE-AND GATE
SN74LV20APW TI

获取价格

DUAL 4 INPUT POSITIVE NAND GATE
SN74LV20APWE4 TI

获取价格

DUAL 4 INPUT POSITIVE NAND GATE