5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 栅极> SN74LV21ADBR
SN74LV21ADBR PDF预览

SN74LV21ADBR

更新时间： 2024-11-24 23:03:15
品牌 Logo 应用领域
德州仪器 - TI /
页数 文件大小 规格书
11页 319K
描述
SN54LV21A,SN74LV21A DUAL 4-INPIT POSITIVE-AND GATES

阅读下载

中文翻译

获取价格

SN74LV21ADBR 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active零件包装代码：SSOP
包装说明：SSOP, SSOP14,.3针数：14
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：1.49
系列：LV/LV-A/LVX/HJESD-30 代码：R-PDSO-G14
JESD-609代码：e4长度：6.2 mm
负载电容（CL）：50 pF逻辑集成电路类型：AND GATE
最大I（ol）：0.012 A湿度敏感等级：1
功能数量：2输入次数：4
端子数量：14最高工作温度：85 °C
最低工作温度：-40 °C封装主体材料：PLASTIC/EPOXY
封装代码：SSOP封装等效代码：SSOP14,.3
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, SHRINK PITCH
包装方法：TR峰值回流温度（摄氏度）：260
电源：3.3 V最大电源电流（ICC）：0.02 mA
Prop。Delay @ Nom-Sup：12 ns传播延迟（tpd）：19 ns
认证状态：Not Qualified施密特触发器：NO
座面最大高度：2 mm子类别：Gates
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：2 V
标称供电电压 (Vsup)：2.5 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：5.3 mm
Base Number Matches：1

SN74LV21ADBR 数据手册

 浏览型号SN74LV21ADBR的Datasheet PDF文件第2页浏览型号SN74LV21ADBR的Datasheet PDF文件第3页浏览型号SN74LV21ADBR的Datasheet PDF文件第4页浏览型号SN74LV21ADBR的Datasheet PDF文件第5页浏览型号SN74LV21ADBR的Datasheet PDF文件第6页浏览型号SN74LV21ADBR的Datasheet PDF文件第7页 
ꢀꢁꢂ ꢃ ꢄꢅꢆ ꢇ ꢈꢉ ꢀꢁ ꢊꢃ ꢄꢅ ꢆꢇ ꢈ  
ꢋꢌꢈ ꢄ ꢃ ꢍꢎꢁ ꢏꢌꢐ ꢏꢑ ꢀꢎ ꢐ ꢎꢅꢒ ꢍꢈꢁꢋ ꢓ ꢈꢐꢒ ꢀ  
SCES340D − SEPTEMBER 2000 − REVISED DECEMBER 2004  
SN54LV21A . . . J OR W PACKAGE  
SN74LV21A . . . D, DB, DGV, NS, OR PW PACKAGE  
(TOP VIEW)  
D
D
D
D
D
D
D
2-V to 5.5-V V  
Operation  
CC  
Max t of 6 ns at 5 V  
pd  
Typical V  
<0.8 V at V  
(Output Ground Bounce)  
OLP  
CC  
= 3.3 V, T = 25°C  
1A  
1B  
V
CC  
1
2
3
4
5
6
7
14  
13  
12  
11  
A
2D  
2C  
NC  
Typical V  
>2.3 V at V  
(Output V  
Undershoot)  
OHV  
CC  
OH  
NC  
1C  
= 3.3 V, T = 25°C  
A
I
Supports Partial-Power-Down Mode  
off  
1D  
10 2B  
Operation  
9
8
1Y  
2A  
2Y  
Latch-Up Performance Exceeds 100 mA Per  
JESD 78, Class II  
GND  
ESD Protection Exceeds JESD 22  
− 2000-V Human-Body Model (A114-A)  
− 200-V Machine Model (A115-A)  
SN54LV21A . . . FK PACKAGE  
(TOP VIEW)  
− 1000-V Charged-Device Model (C101)  
description/ordering information  
3
2
1
20 19  
18  
2C  
NC  
NC  
NC  
NC  
1C  
NC  
1D  
4
5
6
7
8
These dual 4-input positive-AND gates are  
17  
16  
designed for 2-V to 5.5-V V  
operation.  
CC  
15 NC  
14  
9 10 11 12 13  
The ’LV21A devices perform the Boolean function  
2B  
Y + A • B • C • D or Y + A ) B ) C ) D  
positive logic.  
in  
These devices are fully specified for  
partial-power-down applications using I . The I  
circuitry disables the outputs, preventing  
damaging current backflow through the devices  
when they are powered down.  
off  
off  
NC − No internal connection  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
Tube of 50  
SN74LV21AD  
SOIC − D  
LV21A  
Reel of 2500  
Reel of 2000  
Reel of 2000  
Tube of 90  
SN74LV21ADR  
SN74LV21ANSR  
SN74LV21ADBR  
SN74LV21APW  
SN74LV21APWR  
SN74LV21APWT  
SN74LV21ADGVR  
SNJ54LV21AJ  
SOP − NS  
74LV21A  
LV21A  
SSOP − DB  
−40°C to 85°C  
Reel of 2000  
Reel of 250  
Reel of 2000  
Tube of 25  
TSSOP − PW  
LV21A  
TVSOP − DGV  
CDIP − J  
LV21A  
SNJ54LV21AJ  
SNJ54LV21AW  
SNJ54LV21AFK  
−55°C to 125°C  
CFP − W  
Tube of 150  
Tube of 55  
SNJ54LV21AW  
SNJ54LV21AFK  
LCCC − FK  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design  
guidelines are available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Copyright 2004, Texas Instruments Incorporated  
ꢌ ꢁ ꢄꢒꢀꢀ ꢑ ꢐꢔ ꢒꢕꢖ ꢎꢀ ꢒ ꢁ ꢑꢐꢒꢋ ꢗꢘ ꢙꢚ ꢛꢜꢝ ꢞꢟꢠ ꢡꢗ ꢝꢜ ꢡꢗꢢ ꢙꢡꢚ ꢏꢕ ꢑ ꢋ ꢌ ꢣꢐ ꢎꢑ ꢁ  
ꢗ
ꢋ
ꢈ
ꢐ
ꢈ
ꢙ
ꢡ
ꢤ
ꢜ
ꢥ
ꢟ
ꢢ
ꢗ
ꢙ
ꢜ
ꢡ
ꢝ
ꢞ
ꢥ
ꢥ
ꢠ
ꢡ
ꢗ
ꢢ
ꢚ
ꢜ
ꢤ
ꢦ
ꢞ
ꢧ
ꢨ
ꢙ
ꢝ
ꢢ
ꢗ
ꢙ
ꢜ
ꢡ
ꢛ
ꢢ
ꢠ
ꢩ
ꢏ
ꢥ
ꢜ
ꢛ
ꢞ
ꢝ
ꢗ
ꢚ
ꢝ
ꢜ
ꢡ
ꢤ
ꢜ
ꢥ
ꢟ
ꢗ
ꢜ
ꢚ
ꢦ
ꢠ
ꢝ
ꢙ
ꢤ
ꢙ
ꢝ
ꢢ
ꢗ
ꢙ
ꢜ
ꢡ
ꢚ
ꢦ
ꢠ
ꢥ
ꢗ
ꢘ
ꢠ
ꢗ
ꢠ
ꢥ
ꢟ
ꢚ
ꢜ
ꢤ
ꢐ
ꢠ
ꢪ
ꢢ
ꢚ
ꢎ
ꢡ
ꢚ
ꢗ
ꢥ
ꢞ
ꢟ
ꢠ
ꢡ
ꢗ
ꢚ
ꢚ
ꢗ
ꢢ
ꢡ
ꢛ
ꢢ
ꢥ
ꢛ
ꢫ
ꢢ
ꢥ
ꢥ
ꢢ
ꢡ
ꢗ
ꢬ
ꢩ
ꢏ
ꢥ
ꢜ
ꢛ
ꢞ
ꢝ
ꢗ
ꢙ
ꢜ
ꢡ
ꢦꢢ ꢥ ꢢ ꢟ ꢠ ꢗ ꢠ ꢥ ꢚ ꢩ  
ꢦ
ꢥ
ꢜ
ꢝ
ꢠ
ꢚ
ꢚ
ꢙ
ꢡ
ꢭ
ꢛ
ꢜ
ꢠ
ꢚ
ꢡ
ꢜ
ꢗ
ꢡ
ꢠ
ꢝ
ꢠ
ꢚ
ꢚ
ꢢ
ꢥ
ꢙ
ꢨ
ꢬ
ꢙ
ꢡ
ꢝ
ꢨ
ꢞ
ꢛ
ꢠ
ꢗ
ꢠ
ꢚ
ꢗ
ꢙ
ꢡ
ꢭ
ꢜ
ꢤ
ꢢ
ꢨ
ꢨ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...11

中文翻译

下载PDF

SN74LV21ADBR 替代型号

型号 品牌 替代类型 描述 数据表
SN74LV21ADBRE4 TI

完全替代

 DUAL 4-INPIT POSITIVE-AND GATES

与SN74LV21ADBR相关器件

型号 品牌 获取价格 描述 数据表
SN74LV21ADBRE4 TI

获取价格

 		DUAL 4-INPIT POSITIVE-AND GATES
SN74LV21ADBRG4 TI

获取价格

 		DUAL 4-INPIT POSITIVE-AND GATES
SN74LV21ADE4 TI

获取价格

 		DUAL 4-INPIT POSITIVE-AND GATES
SN74LV21ADG4 TI

获取价格

 		DUAL 4-INPIT POSITIVE-AND GATES
SN74LV21ADGVR TI

获取价格

 		SN54LV21A,SN74LV21A DUAL 4-INPIT POSITIVE-AND GATES
SN74LV21ADGVRE4 TI

获取价格

 		DUAL 4-INPIT POSITIVE-AND GATES
SN74LV21ADGVRG4 TI

获取价格

 		DUAL 4-INPIT POSITIVE-AND GATES
SN74LV21ADR TI

获取价格

 		SN54LV21A,SN74LV21A DUAL 4-INPIT POSITIVE-AND GATES
SN74LV21ADRE4 TI

获取价格

 		DUAL 4-INPIT POSITIVE-AND GATES
SN74LV21ADRG4 TI

获取价格

 		DUAL 4-INPIT POSITIVE-AND GATES

与SN74LV21ADBR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证