Datasheet > SN74LS109ADR2

SN74LS109ADR2

更新时间： 2024-11-18 15:52:15

品牌	Logo	应用领域
摩托罗拉 - MOTOROLA		光电二极管输出元件逻辑集成电路触发器
页数	文件大小	规格书
2页	48K
描述
LS SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16, SOIC-16

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

SN74LS109ADR2 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	SOIC	包装说明：	SOP, SOP16,.25
针数：	16	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.22
系列：	LS	JESD-30 代码：	R-PDSO-G16
JESD-609代码：	e0	长度：	9.9 mm
逻辑集成电路类型：	J-KBAR FLIP-FLOP	最大频率@ Nom-Sup：	25000000 Hz
最大I（ol）：	0.008 A	位数：	2
功能数量：	2	端子数量：	16
最高工作温度：	70 °C	最低工作温度：
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装等效代码：	SOP16,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
包装方法：	TAPE AND REEL	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	5 V	最大电源电流（ICC）：	8 mA
传播延迟（tpd）：	40 ns	认证状态：	Not Qualified
座面最大高度：	1.75 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	5.25 V	最小供电电压 (Vsup)：	4.75 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	TTL	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	触发器类型：	POSITIVE EDGE
宽度：	3.9 mm	最小 fmax：	25 MHz
Base Number Matches：	1

SN74LS109ADR2 数据手册

SN54/74LS109A

DUAL JK POSITIVE

EDGE-TRIGGERED FLIP-FLOP

The SN54/74LS109A consists of two high speed completely independent

transition clocked JK flip-flops. The clocking operation is independent of rise

and fall times of the clock waveform. The JK design allows operation as a D

flip-flop by simply connecting the J and K pins together.

DUAL JK POSITIVE

EDGE-TRIGGERED FLIP-FLOP

LOW POWER SCHOTTKY

LOGIC DIAGRAM

SET (S

)

5(11)

6(10)

J SUFFIX

CLEAR (C

1(15)

)

CERAMIC

CLOCK

4(12)

CASE 620-09

7(9)

2(14)

N SUFFIX

PLASTIC

3(13)

CASE 648-08

D SUFFIX

SOIC

CASE 751B-03

MODE SELECT — TRUTH TABLE

INPUTS

OUTPUTS

OPERATING MODE

ORDERING INFORMATION

SN54LSXXXJ Ceramic

SN74LSXXXN Plastic

SN74LSXXXD SOIC

Set

Reset (Clear)

*Undetermined

Load “1” (Set)

Hold

Toggle

Load “0” (Reset)

LOGIC SYMBOL

* BothoutputswillbeHIGHwhilebothS andC areLOW,buttheoutputstates

are unpredictable if S and C go HIGH simultaneously.

H, h = HIGH Voltage Level

L, I = LOW Voltage Level

X = Don’t Care

l, h (q) = Lower case letters indicate the state of the referenced input (or output)

l, h (q) = one set-up time prior to the LOW to HIGH clock transition.

= PIN 16

GND = PIN 8

FAST AND LS TTL DATA

5-1

中文翻译

下载PDF

与SN74LS109ADR2相关器件

型号	品牌	获取价格	描述	数据表
SN74LS109ADRE4	TI	获取价格	DUAL J.K POSITVE.EDGE.TRIGGERED FLIP.FLOPS WITH PRESET AND CLEAR
SN74LS109ADRG4	TI	获取价格	LS SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16, GR
SN74LS109AJ	MOTOROLA	获取价格	J-K Flip-Flop, 2-Func, Positive Edge Triggered, TTL, CDIP16
SN74LS109AJ-00	ROCHESTER	获取价格	LS SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP16
SN74LS109AJ4	ROCHESTER	获取价格	J-Kbar Flip-Flop
SN74LS109AJD	MOTOROLA	获取价格	J-Kbar Flip-Flop, LS Series, 2-Func, Positive Edge Triggered, 2-Bit, Complementary Output,
SN74LS109AJDS	MOTOROLA	获取价格	暂无描述
SN74LS109AJS	MOTOROLA	获取价格	LS SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP16, CE
SN74LS109AN	TI	获取价格	DUAL J-K POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR
SN74LS109AN	ONSEMI	获取价格	LOW POWER SCHOTTKY

与SN74LS109ADR2相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

17
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

12
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

42
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

36

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74LS109ADR2

SN74LS109ADR2 技术参数

SN74LS109ADR2 数据手册

与SN74LS109ADR2相关器件

与SN74LS109ADR2相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74LS109ADR2

SN74LS109ADR2 技术参数

SN74LS109ADR2 数据手册

与SN74LS109ADR2相关器件

与SN74LS109ADR2相关文章

您还可以找

您在本页遇到什么问题？