Datasheet > SN74LS109ADR2

SN74LS109ADR2

更新时间： 2024-11-18 15:52:15

品牌	Logo	应用领域
罗彻斯特 - ROCHESTER		光电二极管逻辑集成电路触发器
页数	文件大小	规格书
5页	148K
描述
J-Kbar Flip-Flop, LS Series, 2-Func, Positive Edge Triggered, 2-Bit, Complementary Output, TTL, PDSO16, PLASTIC, SOIC-16

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

SN74LS109ADR2 技术参数

生命周期：	Contact Manufacturer	包装说明：	SOP,
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.57	Is Samacsys：	N
系列：	LS	JESD-30 代码：	R-PDSO-G16
长度：	9.9 mm	逻辑集成电路类型：	J-KBAR FLIP-FLOP
位数：	2	功能数量：	2
端子数量：	16	最高工作温度：	70 °C
最低工作温度：		输出极性：	COMPLEMENTARY
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
传播延迟（tpd）：	40 ns	座面最大高度：	1.75 mm
最大供电电压 (Vsup)：	5.25 V	最小供电电压 (Vsup)：	4.75 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	TTL	温度等级：	COMMERCIAL
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	触发器类型：	POSITIVE EDGE
宽度：	3.9 mm	最小 fmax：	25 MHz
Base Number Matches：	1

SN74LS109ADR2 数据手册

SN74LS109A

Dual JK Positive

Edge−Triggered Flip−Flop

The SN74LS109A consists of two high speed completely

independent transition clocked JK flip-flops. The clocking operation

is independent of rise and fall times of the clock waveform. The JK

design allows operation as a D flip-flop by simply connecting the J and

K pins together.

http://onsemi.com

LOW POWER SCHOTTKY

MODE SELECT − TRUTH TABLE

INPUTS

OUTPUTS

OPERATING MODE

Set

Reset (Clear)

*Undetermined

Load “1” (Set)

Hold

Toggle

Load “0” (Reset)

PLASTIC

N SUFFIX

CASE 648

Both outputs will be HIGH while both S and C are LOW, but the output

D D

states are unpredictable if S and C go HIGH simultaneously.

H, h = HIGH Voltage Level

L, I = LOW Voltage Level

X = Don’t Care

l, h (q) = Lower case letters indicate the state of the referenced input

SOIC

i, h (q) = (or output) one set-up time prior to the LOW to HIGH clock transition.

D SUFFIX

CASE 751B

GUARANTEED OPERATING RANGES

Symbol

Parameter

Supply Voltage

Min

4.75

Typ

5.0

Max

5.25

Unit

SOEIAJ

M SUFFIX

CASE 966

Operating Ambient

Temperature Range

°C

Output Current − High

Output Current − Low

−0.4

8.0

ORDERING INFORMATION

Device

Package

16 Pin DIP

SOIC−16

SOEIAJ−16

Shipping

2000 Units/Box

38 Units/Rail

2500/Tape & Reel

See Note 1

SN74LS109AN

SN74LS109AD

SN74LS109ADR2

SN74LS109AM

SN74LS109AMEL SOEIAJ−16

See Note 1

1. For ordering information on the EIAJ version of

the SOIC package, please contact your local

ON Semiconductor representative.

Semiconductor Components Industries, LLC, 2006

Publication Order Number:

June, 2006 − Rev. 8

SN74LS109A/D

12 3 4 5

中文翻译

下载PDF

与SN74LS109ADR2相关器件

型号	品牌	获取价格	描述	数据表
SN74LS109ADRE4	TI	获取价格	DUAL J.K POSITVE.EDGE.TRIGGERED FLIP.FLOPS WITH PRESET AND CLEAR
SN74LS109ADRG4	TI	获取价格	LS SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16, GR
SN74LS109AJ	MOTOROLA	获取价格	J-K Flip-Flop, 2-Func, Positive Edge Triggered, TTL, CDIP16
SN74LS109AJ-00	ROCHESTER	获取价格	LS SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP16
SN74LS109AJ4	ROCHESTER	获取价格	J-Kbar Flip-Flop
SN74LS109AJD	MOTOROLA	获取价格	J-Kbar Flip-Flop, LS Series, 2-Func, Positive Edge Triggered, 2-Bit, Complementary Output,
SN74LS109AJDS	MOTOROLA	获取价格	暂无描述
SN74LS109AJS	MOTOROLA	获取价格	LS SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP16, CE
SN74LS109AN	TI	获取价格	DUAL J-K POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR
SN74LS109AN	ONSEMI	获取价格	LOW POWER SCHOTTKY

与SN74LS109ADR2相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

17
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

12
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

42
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

36

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74LS109ADR2

SN74LS109ADR2 技术参数

SN74LS109ADR2 数据手册

与SN74LS109ADR2相关器件

与SN74LS109ADR2相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74LS109ADR2

SN74LS109ADR2 技术参数

SN74LS109ADR2 数据手册

与SN74LS109ADR2相关器件

与SN74LS109ADR2相关文章

您还可以找

您在本页遇到什么问题？