5秒后页面跳转
| 是否Rohs认证： | 不符合 | 生命周期： | Obsolete |
| 包装说明： | DIP, DIP14,.3 | Reach Compliance Code： | not_compliant |
| 风险等级： | 5.92 | JESD-30 代码： | R-XDIP-T14 |
| 逻辑集成电路类型： | AND-OR-INVERT GATE | 端子数量： | 14 |
| 最高工作温度： | 70 °C | 最低工作温度： | |
| 封装主体材料： | CERAMIC | 封装代码： | DIP |
| 封装等效代码： | DIP14,.3 | 封装形状： | RECTANGULAR |
| 封装形式： | IN-LINE | 认证状态： | Not Qualified |
| 施密特触发器： | NO | 子类别： | Gates |
| 表面贴装： | NO | 技术： | TTL |
| 温度等级： | COMMERCIAL | 端子形式： | THROUGH-HOLE |
| 端子节距： | 2.54 mm | 端子位置： | DUAL |
| Base Number Matches： | 1 |
| 型号 | 品牌 | 获取价格 | 描述 | 数据表 |
| SN74L55N | TI |
获取价格 |
IC,LOGIC GATE,4/4-INPUT AND-NOR,L-TTL,DIP,14PIN,PLASTIC |
|
| SN74L55N-00 | TI |
获取价格 |
TTL/H/L SERIES, 8-INPUT AND-OR-INVERT GATE, PDIP14 |
|
| SN74L55N-10 | TI |
获取价格 |
TTL/H/L SERIES, 8-INPUT AND-OR-INVERT GATE, PDIP14 |
|
| SN74L71 | TI |
获取价格 |
AND-GATED R-S MASTER-SLAVE FLIP-FLOPS WITH PRESET AND CLEAR |
|
| SN74L71J | TI |
获取价格 |
暂无描述 |
|
| SN74L71J-00 | TI |
获取价格 |
TTL/H/L SERIES, NEGATIVE EDGE TRIGGERED R-S FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14 |
|
| SN74L71N | TI |
获取价格 |
IC,FLIP-FLOP,SINGLE,SET/RESET TYPE,L-TTL,DIP,14PIN,PLASTIC |
|
| SN74L72J | TI |
获取价格 |
IC,FLIP-FLOP,SINGLE,J/K TYPE,L-TTL,DIP,14PIN,CERAMIC |
|
| SN74L72N | TI |
获取价格 |
IC,FLIP-FLOP,SINGLE,J/K TYPE,L-TTL,DIP,14PIN,PLASTIC |
|
| SN74L73J | ROCHESTER |
获取价格 |
J-K Flip-Flop |
|
塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
英特尔震撼发布：128核心256线程的至强6性能核处理器
SK海力士量产12层HBM3E，容量高达36GB
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
工作时间：9:00-21:00
CEO邮箱：ceo@jiepei.com
投诉邮箱：tousu@jiepei.com
微信公众号
抖音公众号
浙公网安备 33010502006866号 浙ICP备10014259号-119
营业执照ICP证
技术参数
数据手册
如果您发现信息不准确，
