5秒后页面跳转
捷配首页

Datasheet > 暂无类别数据> SN74AS131A
SN74AS131A PDF预览

SN74AS131A

更新时间： 2024-11-15 12:22:31
品牌 Logo 应用领域
德州仪器 - TI 解复用器双倍数据速率
页数 文件大小 规格书
6页 109K
描述
3-LINE TO 8-LINE DECODER/DEMULTIPLEXER WITH ADDRESS REGISTERS

阅读下载

中文翻译

获取价格

SN74AS131A 数据手册

 浏览型号SN74AS131A的Datasheet PDF文件第2页浏览型号SN74AS131A的Datasheet PDF文件第3页浏览型号SN74AS131A的Datasheet PDF文件第4页浏览型号SN74AS131A的Datasheet PDF文件第5页浏览型号SN74AS131A的Datasheet PDF文件第6页 
ꢀꢁꢂ ꢃꢄ ꢀꢅ ꢆꢅ ꢄ  
ꢆ ꢇꢈ ꢉꢁꢊ ꢋꢌꢍ ꢋꢎ ꢇꢈ ꢉꢁ ꢊꢋꢏꢊ ꢐꢍ ꢏꢊꢑꢒ ꢏꢊꢓ ꢔꢈꢌꢉ ꢕ ꢈꢊ ꢖꢊ ꢑ  
ꢗ ꢉꢌ ꢘꢋꢄꢏꢏ ꢑꢊꢀꢀ ꢋꢑꢊ ꢙ ꢉ ꢀꢌ ꢊꢑ ꢀ  
SDAS060C − APRIL 1982 − REVISED DECEMBER 1994  
D OR N PACKAGE  
(TOP VIEW)  
• Combines Decoder and 3-Bit Address  
Register  
• Incorporates Two Enable Inputs to Simplify  
A
B
V
CC  
1
2
3
4
5
6
7
8
16  
15  
14  
13  
12  
Cascading  
Y0  
Y1  
Y2  
Y3  
• Package Options Include Plastic  
Small-Outline (D) Packages and Standard  
Plastic (N) 300-mil DIPs  
C
CLK  
G2  
G1  
Y7  
11 Y4  
description  
10  
9
Y5  
Y6  
The SN74AS131A is  
a
3-line to 8-line  
GND  
decoder/demultiplexer with registers on the three  
address inputs. When the clock (CLK) input goes  
from low to high, the device acts as a decoder/  
demultiplexer and the address present at the select (A, B, and C) inputs is stored in the registers. Further  
address changes are ignored until the next rising transition of CLK. The output-enable (G1, G2) inputs control  
the state of the outputs independently of the select or CLK inputs. All of the outputs are high unless G1 is high  
and G2 is low. This device is ideally suited for implementing glitch-free decoders in strobed (stored-address)  
applications in bus-oriented systems.  
The SN74AS131A is characterized for operation from 0°C to 70°C.  
FUNCTION TABLE  
INPUTS  
OUTPUTS  
ENABLE  
G1 G2  
SELECT  
CLK  
C
X
X
L
B
X
X
L
A
X
X
L
Y0  
H
H
L
Y1  
H
H
H
L
Y2  
H
H
H
H
L
Y3  
H
H
H
H
H
L
Y4  
H
H
H
H
H
H
L
Y5  
H
H
H
H
H
H
H
L
Y6  
H
H
H
H
H
H
H
H
L
Y7  
H
H
H
H
H
H
H
H
H
L
X
X
L
H
X
L
L
L
L
L
L
L
L
L
X
↑
H
H
H
H
H
H
H
H
H
↑
L
L
H
L
H
H
H
H
H
H
H
↑
L
H
H
L
H
H
H
H
H
H
↑
L
H
L
H
H
H
H
H
↑
H
H
H
H
X
H
H
H
H
↑
↑
L
H
L
H
H
H
H
H
X
H
H
↑
H
X
H
L or H  
Outputs corresponding to stored address = L; all others = H.  
ꢕ
ꢕ
ꢑ
ꢍ
ꢩ
ꢏ
ꢤ
ꢔ
ꢐ
ꢢ
ꢌ
ꢣ
ꢉ
ꢝ
ꢍ
ꢛ
ꢁ
ꢜ
ꢏ
ꢄ
ꢌ
ꢄ
ꢚ
ꢛ
ꢥ
ꢜ
ꢝ
ꢣ
ꢞ
ꢟ
ꢠ
ꢠ
ꢡ
ꢡ
ꢚ
ꢚ
ꢝ
ꢝ
ꢛ
ꢛ
ꢚ
ꢢ
ꢢ
ꢦ
ꢣ
ꢤ
ꢞ
ꢞ
ꢥ
ꢥ
ꢛ
ꢡ
ꢠ
ꢟ
ꢢ
ꢢ
ꢝ
ꢜ
ꢦ
ꢌꢥ  
ꢤ
ꢧ
ꢢ
ꢨ
ꢚ
ꢣ
ꢠ
ꢢ
ꢡ
ꢚ
ꢡ
ꢝ
ꢞ
ꢛ
ꢤ
ꢩ
ꢠ
ꢛ
ꢡ
ꢡ
ꢥ
ꢢ
ꢪ
Copyright 1994, Texas Instruments Incorporated  
ꢞ
ꢝ
ꢣ
ꢡ
ꢝ
ꢞ
ꢟ
ꢡ
ꢝ
ꢢ
ꢦ
ꢚ
ꢜ
ꢚ
ꢣ
ꢥ
ꢞ
ꢡ
ꢫ
ꢡ
ꢥ
ꢞ
ꢝ
ꢜ
ꢬ
ꢠ
ꢉ
ꢛ
ꢟ
ꢥ
ꢢ
ꢡ
ꢠ
ꢛ
ꢩ
ꢠ
ꢞ
ꢩ
ꢭ
ꢠ
ꢡ ꢥ ꢢ ꢡꢚ ꢛꢯ ꢝꢜ ꢠ ꢨꢨ ꢦꢠ ꢞ ꢠ ꢟ ꢥ ꢡ ꢥ ꢞ ꢢ ꢪ  
ꢞ
ꢞ
ꢠ
ꢛ
ꢡ
ꢮ
ꢪ
ꢕ
ꢞ
ꢝ
ꢩ
ꢤ
ꢣ
ꢡ
ꢚ
ꢝ
ꢛ
ꢦ
ꢞ
ꢝ
ꢣ
ꢥ
ꢢ
ꢢ
ꢚ
ꢛ
ꢯ
ꢩ
ꢝ
ꢥ
ꢢ
ꢛ
ꢝ
ꢡ
ꢛ
ꢥ
ꢣ
ꢥ
ꢢ
ꢢ
ꢠ
ꢞ
ꢚ
ꢨ
ꢮ
ꢚ
ꢛ
ꢣ
ꢨ
ꢤ
ꢩ
ꢥ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251−1443  
123456

中文翻译

下载PDF

与SN74AS131A相关器件

型号 品牌 获取价格 描述 数据表
SN74AS131AD TI

获取价格

 		暂无描述
SN74AS131ADR TI

获取价格

 		3-Line To 8-Line Decoders/Demultiplexers With Address Registers 16-SOIC 0 to 70
SN74AS131AN TI

获取价格

 		3-Line To 8-Line Decoders/Demultiplexers With Address Registers 16-PDIP 0 to 70
SN74AS131AN3 TI

获取价格

 		IC,DECODER/DEMUX,3-TO-8-LINE,AS-TTL,DIP,16PIN,PLASTIC
SN74AS131ANP3 TI

获取价格

 		IC,DECODER/DEMUX,3-TO-8-LINE,AS-TTL,DIP,16PIN,PLASTIC
SN74AS131FN-00 TI

获取价格

 		AS SERIES, OTHER DECODER/DRIVER, INVERTED OUTPUT, PQCC20
SN74AS131N-10 TI

获取价格

 		AS SERIES, OTHER DECODER/DRIVER, INVERTED OUTPUT, PDIP16
SN74AS136D TI

获取价格

 		QUADRUPLE 2-INPUT EXCLUSIVE-OR GATES WITH OPEN-COLLECTOR OUTPUTS
SN74AS136D3 TI

获取价格

 		IC,LOGIC GATE,QUAD 2-INPUT XOR,AS-TTL,SOP,14PIN,PLASTIC
SN74AS136DP3 TI

获取价格

 		IC,LOGIC GATE,QUAD 2-INPUT XOR,AS-TTL,SOP,14PIN,PLASTIC

与SN74AS131A相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证