5秒后页面跳转
捷配首页

Datasheet > SN74ALS563BNSRE4
SN74ALS563BNSRE4 PDF预览

SN74ALS563BNSRE4

更新时间： 2024-11-02 21:12:59
品牌 Logo 应用领域
德州仪器 - TI 驱动光电二极管输出元件逻辑集成电路
页数 文件大小 规格书
16页 656K
描述
ALS SERIES, 8-BIT DRIVER, INVERTED OUTPUT, PDSO20, GREEN, PLASTIC, SOP-20

阅读下载

中文翻译

获取价格

SN74ALS563BNSRE4 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：SOIC
包装说明：SOP, SOP20,.3针数：20
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.61系列：ALS
JESD-30 代码：R-PDSO-G20JESD-609代码：e4
长度：12.6 mm逻辑集成电路类型：BUS DRIVER
最大I（ol）：0.024 A湿度敏感等级：1
位数：8功能数量：1
端口数量：2端子数量：20
最高工作温度：70 °C最低工作温度：
输出特性：3-STATE输出极性：INVERTED
封装主体材料：PLASTIC/EPOXY封装代码：SOP
封装等效代码：SOP20,.3封装形状：RECTANGULAR
封装形式：SMALL OUTLINE包装方法：TAPE AND REEL
峰值回流温度（摄氏度）：260电源：5 V
最大电源电流（ICC）：29 mAProp。Delay @ Nom-Sup：18 ns
传播延迟（tpd）：22 ns认证状态：Not Qualified
座面最大高度：2 mm子类别：FF/Latches
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：TTL温度等级：COMMERCIAL
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：GULL WING
端子节距：1.27 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：5.3 mm
Base Number Matches：1

SN74ALS563BNSRE4 数据手册

 浏览型号SN74ALS563BNSRE4的Datasheet PDF文件第2页浏览型号SN74ALS563BNSRE4的Datasheet PDF文件第3页浏览型号SN74ALS563BNSRE4的Datasheet PDF文件第4页浏览型号SN74ALS563BNSRE4的Datasheet PDF文件第5页浏览型号SN74ALS563BNSRE4的Datasheet PDF文件第6页浏览型号SN74ALS563BNSRE4的Datasheet PDF文件第7页 
ꢀꢁꢂ ꢃ ꢄꢅ ꢀ ꢂꢆ ꢇ ꢈꢉ ꢀꢁꢊ ꢃ ꢄ ꢅꢀ ꢂꢆ ꢇꢈ  
ꢋ ꢌꢍꢄꢅ ꢎꢏꢍ ꢐꢑ ꢒ ꢍ ꢓꢄꢁꢀ ꢑꢄꢓꢒ ꢁꢍ ꢅꢄꢍꢌ ꢔ ꢒꢀ  
ꢕ ꢖꢍ ꢔ ꢇ ꢏꢀꢍꢄꢍ ꢒ ꢋ ꢗꢍ ꢑꢗ ꢍꢀ  
SDAS163B − DECEMBER 1982 − REVISED NOVEMBER 2004  
SN54ALS563B . . . J OR W PACKAGE  
SN74ALS563B . . . DW, N, OR NS PACKAGE  
(TOP VIEW)  
D 3-State Buffer-Type Outputs Drive Bus  
Lines Directly  
D Bus-Structured Pinout  
OE  
1D  
2D  
3D  
4D  
5D  
6D  
7D  
8D  
V
CC  
19 1Q  
1
2
3
4
5
6
7
8
9
10  
20  
description/ordering information  
18 2Q  
These 8-bit D-type transparent latches feature  
3-state outputs designed specifically for driving  
highly capacitive or relatively low-impedance  
loads. They are particularly suitable for  
implementing buffer registers, I/O ports,  
bidirectional bus drivers, and working registers.  
17  
16  
15  
14  
13  
12  
11  
3Q  
4Q  
5Q  
6Q  
7Q  
8Q  
LE  
While the latch-enable (LE) input is high, the Q  
outputs follow the complements of data (D) inputs.  
When LE is taken low, the outputs are latched at  
the inverse of the levels set up at the D inputs.  
GND  
SN54ALS563B . . . FK PACKAGE  
(TOP VIEW)  
A buffered output-enable (OE) input places the  
eight outputs in either a normal logic state (high or  
low logic levels) or a high-impedance state. In the  
high-impedance state, the outputs neither load  
nor drive the bus lines significantly. The  
high-impedance state and increased high logic  
level provide the capability to drive bus lines  
without interface or pullup components.  
3
2
1
20 19  
18  
2Q  
3Q  
4Q  
5Q  
6Q  
3D  
4D  
5D  
6D  
7D  
4
5
6
7
8
17  
16  
15  
14  
9 10 11 12 13  
OE does not affect internal operations of the  
latches. Old data can be retained or new data can  
be entered while the outputs are in the  
high-impedance state.  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
†
T
A
PACKAGE  
TOP-SIDE MARKING  
PDIP − N  
Tube of 20  
Tube of 25  
Reel of 2000  
Reel of 2000  
Tube of 20  
Tube of 85  
Tube of 55  
SN74ALS563BN  
SN74ALS563BN  
SN74ALS563BDW  
SN74ALS563BDWR  
SN74ALS563BNSR  
SNJ54ALS563BJ  
SNJ54ALS563BW  
SNJ54ALS563BFK  
0°C to 70°C  
SOIC − DW  
ALS563B  
SOP − NS  
CDIP − J  
ALS563B  
SNJ54ALS563BJ  
SNJ54ALS563BW  
SNJ54ALS563BFK  
−55°C to 125°C  
CFP − W  
LCCC − FK  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are available  
at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
ꢑ
ꢑ
ꢓ
ꢋ
ꢧ
ꢎ
ꢢ
ꢗ
ꢌ
ꢠ
ꢍ
ꢡ
ꢖ
ꢛ
ꢋ
ꢙ
ꢁ
ꢚ
ꢎ
ꢄ
ꢍ
ꢄ
ꢘ
ꢙ
ꢣ
ꢚ
ꢛ
ꢡ
ꢜ
ꢝ
ꢞ
ꢞ
ꢟ
ꢟ
ꢘ
ꢘ
ꢛ
ꢛ
ꢙ
ꢙ
ꢘ
ꢠ
ꢠ
ꢤ
ꢡ
ꢢ
ꢜ
ꢜ
ꢣ
ꢣ
ꢙ
ꢟ
ꢞ
ꢝ
ꢠ
ꢠ
ꢛ
ꢚ
ꢤ
ꢍꢣ  
ꢢ
ꢥ
ꢠ
ꢦ
ꢘ
ꢡ
ꢞ
ꢠ
ꢟ
ꢘ
ꢟ
ꢛ
ꢜ
ꢙ
ꢢ
ꢧ
ꢞ
ꢙ
ꢟ
ꢟ
ꢣ
ꢠ
ꢨ
Copyright 2004, Texas Instruments Incorporated  
ꢜ
ꢛ
ꢡ
ꢟ
ꢛ
ꢜ
ꢝ
ꢟ
ꢛ
ꢠ
ꢤ
ꢘ
ꢚ
ꢘ
ꢡ
ꢣ
ꢜ
ꢟ
ꢩ
ꢟ
ꢣ
ꢜ
ꢛ
ꢚ
ꢪ
ꢞ
ꢖ
ꢙ
ꢝ
ꢣ
ꢠ
ꢟ
ꢞ
ꢙ
ꢧ
ꢞ
ꢜ
ꢧ
ꢫ
ꢞ
ꢟ ꢣ ꢠ ꢟꢘ ꢙꢭ ꢛꢚ ꢞ ꢦꢦ ꢤꢞ ꢜ ꢞ ꢝ ꢣ ꢟ ꢣ ꢜ ꢠ ꢨ  
ꢜ
ꢜ
ꢞ
ꢙ
ꢟ
ꢬ
ꢨ
ꢑ
ꢜ
ꢛ
ꢧ
ꢢ
ꢡ
ꢟ
ꢘ
ꢛ
ꢙ
ꢤ
ꢜ
ꢛ
ꢡ
ꢣ
ꢠ
ꢠ
ꢘ
ꢙ
ꢭ
ꢧ
ꢛ
ꢣ
ꢠ
ꢙ
ꢛ
ꢟ
ꢙ
ꢣ
ꢡ
ꢣ
ꢠ
ꢠ
ꢞ
ꢜ
ꢘ
ꢦ
ꢬ
ꢘ
ꢙ
ꢡ
ꢦ
ꢢ
ꢧ
ꢣ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...16

中文翻译

下载PDF

SN74ALS563BNSRE4 替代型号

型号 品牌 替代类型 描述 数据表
SN74ALS563BNSR TI

完全替代

 具有三态输出的八路 D 类透明锁存器 | NS | 20 | 0 to 70
SN74ALS563BNSRG4 TI

完全替代

 具有三态输出的八路 D 类透明锁存器 | NS | 20 | 0 to 70

与SN74ALS563BNSRE4相关器件

型号 品牌 获取价格 描述 数据表
SN74ALS563BNSRG4 TI

获取价格

 		具有三态输出的八路 D 类透明锁存器 | NS | 20 | 0 to 70
SN74ALS563FN3 TI

获取价格

 		IC IC,LATCH,SINGLE,8-BIT,ALS-TTL,LDCC,20PIN,PLASTIC, FF/Latch
SN74ALS563J TI

获取价格

 		IC,LATCH,SINGLE,8-BIT,ALS-TTL,DIP,20PIN,CERAMIC
SN74ALS563JP4 TI

获取价格

 		IC IC,LATCH,SINGLE,8-BIT,ALS-TTL,DIP,20PIN,CERAMIC, FF/Latch
SN74ALS563N TI

获取价格

 		IC,LATCH,SINGLE,8-BIT,ALS-TTL,DIP,20PIN,PLASTIC
SN74ALS563N1 TI

获取价格

 		IC,LATCH,SINGLE,8-BIT,ALS-TTL,DIP,20PIN,PLASTIC
SN74ALS563N-10 TI

获取价格

 		ALS SERIES, 8-BIT DRIVER, INVERTED OUTPUT, PDIP20
SN74ALS563NP3 TI

获取价格

 		IC IC,LATCH,SINGLE,8-BIT,ALS-TTL,DIP,20PIN,PLASTIC, FF/Latch
SN74ALS564ADW TI

获取价格

 		暂无描述
SN74ALS564ADWR TI

获取价格

 		ALS SERIES, 8-BIT DRIVER, INVERTED OUTPUT, PDSO20

与SN74ALS563BNSRE4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证