5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> SN74ALS113A
SN74ALS113A PDF预览

SN74ALS113A

更新时间： 2024-11-20 12:22:47
品牌 Logo 应用领域
德州仪器 - TI 触发器
页数 文件大小 规格书
4页 74K
描述
DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET

阅读下载

中文翻译

获取价格

SN74ALS113A 数据手册

 浏览型号SN74ALS113A的Datasheet PDF文件第2页浏览型号SN74ALS113A的Datasheet PDF文件第3页浏览型号SN74ALS113A的Datasheet PDF文件第4页 
ꢀꢁꢂ ꢃ ꢄꢅ ꢀ ꢆꢆ ꢇ ꢄꢈꢉ ꢀꢁꢊ ꢃ ꢄ ꢅꢀ ꢆꢆꢇ ꢄ  
ꢋꢌꢄ ꢅꢉꢍ ꢎꢏ ꢉꢁꢐ ꢑꢄꢒ ꢓꢔ ꢐꢎꢐꢋꢑ ꢐ ꢎꢒꢕꢓ ꢑ ꢑ ꢐꢕꢐ ꢋꢉꢖ ꢅ ꢓ ꢗꢎ ꢖꢅ ꢘ ꢗꢀ  
ꢙ ꢓꢒ ꢚꢉ ꢗꢕ ꢐ ꢀꢐ ꢒ  
ꢛ
SDAS200 − D2661, APRIL 1982 − REVISED MAY 1986  
• Fully Buffered to Offer Maximum isolation  
SN54ALS113A . . . J PACKAGE  
SN74ALS113A . . . D OR N PACKAGE  
from External Disturbance  
(TOP VIEW)  
• Package Options Include Plastic Small  
Outline Packages, Ceramic Chip Carriers,  
and Standard Plastic and Ceramic 300-mil  
DIPs  
V
1
2
3
4
5
6
7
14  
13  
12  
11  
10  
9
1 CLK  
1K  
1J  
1PRE  
1Q  
CC  
2CLK  
2K  
2J  
2PRE  
2Q  
• Dependable Texas Instruments Quality and  
Reliability  
1Q  
GND  
TYPICAL POWER  
DISSIPATION  
PER FLIP-FLOP  
TYPICAL MAXIMUM  
CLOCK FREQUENCY  
2Q  
TYPE  
8
’ALS113A  
40 MHz (C =15 pF)  
6 mW  
L
SN54ALS113A . . . FK PACKAGE  
(TOP VIEW)  
description  
These devices contain two independent J-K  
negative-edge-triggered flip-flops. A low level at  
the Preset input sets the outputs regardless of the  
levels of the other inputs. When Preset PRE is  
inactive (high), data at the J and K inputs meeting  
the setup time requirements are transferred to the  
outputs on the negative-going edge of the clock  
pulse. Clock triggering occurs at a voltage level  
and is not directly related to the fall time of the  
clock pulse. Following the hold time interval, data  
at the J and K inputs may be changed without  
affecting the levels at the outputs. These versatile  
flip-flops can perform as toggle flip-flops by tying  
J and K high.  
3
2
1
20 19  
18  
2K  
1J  
4
5
6
7
8
NC  
2J  
NC  
17  
16  
15  
14  
1PRE  
NC  
NC  
2PRE  
1Q  
9 10 11 12 13  
NC−No internal connection  
†
logic symbol  
The SN54ALS113A is characterized for operation  
4
over the full military temperature range of −55°C  
to 125°C. The SN74ALS113A is characterized for  
operation from 0°C to 70°C.  
S
1PRE  
3
5
1Q  
1J  
1J  
1
C1  
1K  
1CLK  
FUNCTION TABLE  
2
6
9
8
1K  
1Q  
2Q  
2Q  
INPUTS  
OUTPUTS  
10  
PRE  
L
CLK  
J
X
L
K
X
L
Q
Q
2PRE  
11  
X
↓
↓
↓
↓
H
H
L
2J  
H
Q
Q
0
0
13  
2CLK  
H
H
L
L
H
L
12  
H
H
H
X
L
H
2K  
H
H
X
TOGGLE  
H
Q
Q
0
0
†
This symbol is in accordance with ANSI/IEEE Std 91-1984 and  
IEC Publication 617-12.  
Pin numbers shown are for D, J, and N packages.  
ꢗ
ꢗ
ꢕ
ꢘ
ꢬ
ꢋ
ꢧ
ꢣ
ꢌ
ꢜ
ꢥ
ꢒ
ꢦ
ꢰ
ꢓ
ꢠ
ꢘ
ꢞ
ꢡ
ꢁ
ꢟ
ꢋ
ꢄ
ꢒ
ꢄ
ꢝ
ꢞ
ꢨ
ꢧ
ꢟ
ꢠ
ꢦ
ꢦ
ꢡ
ꢢ
ꢣ
ꢣ
ꢞ
ꢤ
ꢤ
ꢝ
ꢝ
ꢩ
ꢠ
ꢠ
ꢡ
ꢞ
ꢞ
ꢠ
ꢝ
ꢥ
ꢥ
ꢩ
ꢥ
ꢦ
ꢧ
ꢡ
ꢡ
ꢨ
ꢨ
ꢞ
ꢤ
ꢣ
ꢢ
ꢥ
ꢥ
ꢥ
ꢞ
ꢠ
ꢟ
ꢩ
ꢧ
ꢪ
ꢥ
ꢥ
ꢫ
ꢝ
ꢦ
ꢣ
ꢥ
ꢤ
ꢝ
ꢤ
ꢱ
ꢠ
ꢡ
ꢞ
ꢧ
ꢬ
ꢣ
ꢞ
ꢬ
ꢤ
ꢤ
ꢨ
ꢥ
ꢨ
ꢭ
Copyright 1986, Texas Instruments Incorporated  
5BASIC  
ꢡ
ꢠ
ꢦ
ꢤ
ꢠ
ꢡ
ꢢ
ꢤ
ꢠ
ꢥ
ꢩ
ꢝ
ꢟ
ꢝ
ꢦ
ꢨ
ꢡ
ꢤ
ꢮ
ꢤ
ꢨ
ꢡ
ꢠ
ꢟ
ꢒ
ꢨ
ꢯ
ꢣ
ꢓ
ꢞ
ꢢ
ꢨ
ꢥ
ꢤ
ꢣ
ꢞ
ꢬ
ꢡ
ꢬ
ꢣ
ꢤ ꢨ ꢥ ꢤꢝ ꢞꢲ ꢠꢟ ꢣ ꢫꢫ ꢩꢣ ꢡ ꢣ ꢢ ꢨ ꢤ ꢨ ꢡ ꢥ ꢭ  
ꢡ
ꢣ
ꢞ
ꢤ
ꢱ
ꢭ
ꢗ
ꢡ
ꢠ
ꢬ
ꢤ
ꢝ
ꢠ
ꢦ
ꢨ
ꢥ
ꢝ
ꢞ
ꢲ
ꢬ
ꢠ
ꢨ
ꢠ
ꢤ
ꢞ
ꢨ
ꢦ
ꢨ
ꢥ
ꢣ
ꢡ
ꢝ
ꢫ
ꢝ
ꢞ
ꢦ
ꢫ
ꢧ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77001  
1234

中文翻译

下载PDF

与SN74ALS113A相关器件

型号 品牌 获取价格 描述 数据表
SN74ALS113AD ROCHESTER

获取价格

 		J-K Flip-Flop, ALS Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output, T
SN74ALS113AD TI

获取价格

 		Dual J-K Negative-Edge-Triggered Flip-Flops With Preset 14-SOIC 0 to 70
SN74ALS113ADR TI

获取价格

 		DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET
SN74ALS113AFN TI

获取价格

 		IC,FLIP-FLOP,DUAL,J/K TYPE,ALS-TTL,LDCC,20PIN,PLASTIC
SN74ALS113AFN-00 TI

获取价格

 		ALS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PQCC20
SN74ALS113AJ4 TI

获取价格

 		IC,FLIP-FLOP,DUAL,J/K TYPE,ALS-TTL,DIP,14PIN,CERAMIC
SN74ALS113AJP4 TI

获取价格

 		IC,FLIP-FLOP,DUAL,J/K TYPE,ALS-TTL,DIP,14PIN,CERAMIC
SN74ALS113AN ROCHESTER

获取价格

 		J-K Flip-Flop, ALS Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output, T
SN74ALS113AN TI

获取价格

 		Dual J-K Negative-Edge-Triggered Flip-Flops With Preset 14-PDIP 0 to 70
SN74ALS113AN-10 TI

获取价格

 		ALS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP14

与SN74ALS113A相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证