5秒后页面跳转
捷配首页

Datasheet > SN74ACT11109DR
SN74ACT11109DR PDF预览

SN74ACT11109DR

更新时间： 2024-12-01 15:52:03
品牌 Logo 应用领域
德州仪器 - TI 光电二极管输出元件逻辑集成电路触发器
页数 文件大小 规格书
5页 76K
描述
ACT SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16, PLASTIC, SO-16

阅读下载

中文翻译

获取价格

SN74ACT11109DR 技术参数

生命周期：Obsolete零件包装代码：SOIC
包装说明：SOP,针数：16
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.84系列：ACT
JESD-30 代码：R-PDSO-G16长度：9.9 mm
逻辑集成电路类型：J-KBAR FLIP-FLOP位数：2
功能数量：2端子数量：16
最高工作温度：85 °C最低工作温度：-40 °C
输出极性：COMPLEMENTARY封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE传播延迟（tpd）：9.1 ns
认证状态：Not Qualified座面最大高度：1.75 mm
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL触发器类型：POSITIVE EDGE
宽度：3.9 mm最小 fmax：100 MHz
Base Number Matches：1

SN74ACT11109DR 数据手册

 浏览型号SN74ACT11109DR的Datasheet PDF文件第2页浏览型号SN74ACT11109DR的Datasheet PDF文件第3页浏览型号SN74ACT11109DR的Datasheet PDF文件第4页浏览型号SN74ACT11109DR的Datasheet PDF文件第5页 
ꢀ ꢁ ꢂꢃꢄ ꢅꢅꢅ ꢆ ꢇ ꢈꢉ ꢊ ꢁ ꢂꢃ ꢄꢅꢅꢅꢆ ꢇ  
ꢋꢌꢂ ꢍꢉꢎ ꢏꢐ ꢉꢑ ꢒ ꢓꢔꢄ ꢔ ꢕꢖꢏꢖꢋ ꢗꢖ ꢏꢄꢘ ꢔꢗ ꢗ ꢖꢘ ꢖꢋꢉꢙ ꢍ ꢔꢑ ꢏ ꢙꢍꢒ ꢑ ꢓ  
ꢚ ꢔꢄ ꢛꢉ ꢃꢍꢖ ꢂꢘꢉꢂꢜꢋꢉ ꢑ ꢘꢖ ꢓ ꢖꢄ  
ꢝ
ꢞ
SCAS451 − FEBRUARY 1987 − REVISED APRIL 1993  
54ACT11109 . . . J PACKAGE  
74ACT11109 . . . D OR N PACKAGE  
(TOP VIEW)  
• Inputs Are TTL-Voltage Compatible  
• Flow-Through Architecture Optimizes  
PCB Layout  
• Center-Pin V  
and GND Configurations  
Minimize High-Speed Switching Noise  
1CLK  
1K  
1J  
1PRE  
1Q  
1Q  
GND  
2Q  
2Q  
2PRE  
2CLK  
CC  
1
2
3
4
5
6
7
8
16  
15  
14  
13  
12  
11  
10  
9
• EPIC(Enhanced-Performance Implanted  
1CLR  
CMOS) 1-µm Process  
V
CC  
• 500-mA Typical Latch-Up Immunity  
at 125°C  
• Package Options Include Plastic  
Small-Outline Packages, Ceramic Chip  
Carriers, and Standard Plastic and  
Ceramic 300-mil DIPs  
2CLR  
2J  
2K  
54ACT11109 . . . FK PACKAGE  
(TOP VIEW)  
description  
These devices contain two independent J-K  
positive-edge-triggered flip-flops. A low level at  
the preset (1PRE or 2PRE) or clear (1CLR or  
2CLR) input sets or resets the outputs regardless  
of the levels of the other inputs. When PRE and  
CLR are inactive (high), data at the J and K inputs  
meeting the setup time requirements are  
transferred to the outputs on the positive-going  
edge of the clock pulse. Clock triggering occurs at  
a voltage level and is not directly related to the rise  
time of the clock pulse. Following the hold-time  
interval, data at the J and K inputs may be  
changed without affecting the levels at the  
outputs. These versatile flip-flops can perform as  
toggle flip-flops by grounding K and tying J high.  
They also can perform as D-type flip-flops if J and  
K are tied together.  
3
2
1
20 19  
18  
2J  
1K  
4
5
6
7
8
2K  
1CLK  
NC  
17  
16  
15  
14  
NC  
2CLK  
2PRE  
1PRE  
1Q  
9 10 11 12 13  
NC − No internal connection  
The 54ACT11109 is characterized for operation over the full military temperature range of −55°C to 125°C. The  
74ACT11109 is characterized for operation from −40°C to 85°C.  
FUNCTION TABLE  
INPUTS  
OUTPUTS  
PRE  
L
CLR  
H
CLK  
X
J
X
X
X
L
K
X
X
X
L
Q
H
L
Q
L
H
L
X
H
†
†
H
L
L
X
H
H
H
↑
L
H
H
H
↑
H
L
L
Toggle  
H
H
↑
H
H
X
Q
Q
0
0
H
H
↑
H
X
H
L
H
H
L
Q
0
Q
0
†
This configuration is nonstable; that is, it will not persist when  
either PRE or CLR returns to the inactive (high) level.  
EPIC is a trademark of Texas Instruments Incorporated.  
ꢑ
ꢑ
ꢘ
ꢒ
ꢮ
ꢋ
ꢩ
ꢌ
ꢃ
ꢧ
ꢄ
ꢨ
ꢔ
ꢢ
ꢒ
ꢠ
ꢜ
ꢡ
ꢋ
ꢂ
ꢄ
ꢂ
ꢟ
ꢠ
ꢪ
ꢡ
ꢢ
ꢨ
ꢣ
ꢤ
ꢥ
ꢥ
ꢦ
ꢦ
ꢟ
ꢟ
ꢢ
ꢢ
ꢠ
ꢠ
ꢟ
ꢧ
ꢧ
ꢫ
ꢨ
ꢩ
ꢣ
ꢣ
ꢪ
ꢪ
ꢠ
ꢦ
ꢥ
ꢤ
ꢧ
ꢧ
ꢢ
ꢡ
ꢫ
ꢄꢪ  
ꢩ
ꢬ
ꢧ
ꢭ
ꢟ
ꢨ
ꢥ
ꢧ
ꢦ
ꢟ
ꢦ
ꢢ
ꢣ
ꢠ
ꢩ
ꢮ
ꢥ
ꢠ
ꢦ
ꢦ
ꢪ
ꢧ
ꢯ
Copyright 1993, Texas Instruments Incorporated  
ꢣ
ꢢ
ꢨ
ꢦ
ꢢ
ꢣ
ꢤ
ꢦ
ꢢ
ꢧ
ꢫ
ꢟ
ꢡ
ꢟ
ꢨ
ꢪ
ꢣ
ꢦ
ꢰ
ꢦ
ꢪ
ꢣ
ꢢ
ꢡ
ꢱ
ꢥ
ꢔ
ꢠ
ꢤ
ꢪ
ꢧ
ꢦ
ꢥ
ꢠ
ꢮ
ꢥ
ꢣ
ꢮ
ꢲ
ꢥ
ꢦ ꢪ ꢧ ꢦꢟ ꢠꢴ ꢢꢡ ꢥ ꢭꢭ ꢫꢥ ꢣ ꢥ ꢤ ꢪ ꢦ ꢪ ꢣ ꢧ ꢯ  
ꢣ
ꢣ
ꢥ
ꢠ
ꢦ
ꢳ
ꢯ
ꢑ
ꢣ
ꢢ
ꢮ
ꢩ
ꢨ
ꢦ
ꢟ
ꢢ
ꢠ
ꢫ
ꢣ
ꢢ
ꢨ
ꢪ
ꢧ
ꢧ
ꢟ
ꢠ
ꢴ
ꢮ
ꢢ
ꢪ
ꢧ
ꢠ
ꢢ
ꢦ
ꢠ
ꢪ
ꢨ
ꢪ
ꢧ
ꢧ
ꢥ
ꢣ
ꢟ
ꢭ
ꢳ
ꢟ
ꢠ
ꢨ
ꢭ
ꢩ
ꢮ
ꢪ
2−1  
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77001  
12345

中文翻译

下载PDF

与SN74ACT11109DR相关器件

型号 品牌 获取价格 描述 数据表
SN74ACT11109N TI

获取价格

 		ACT SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP16, P
SN74ACT11244DW TI

获取价格

 		ACT SERIES, DUAL 4-BIT DRIVER, TRUE OUTPUT, PDSO24
SN74ACT11244DWR TI

获取价格

 		OCTAL BUFFER/LINE DRIVER WITH 3-STATE OUTPUTS
SN74ACT11244PWLE TI

获取价格

 		暂无描述
SN74ACT11245DBLE ROCHESTER

获取价格

 		ACT SERIES, 8-BIT TRANSCEIVER, TRUE OUTPUT, PDSO24
SN74ACT11245NT TI

获取价格

 		ACT SERIES, 8-BIT TRANSCEIVER, TRUE OUTPUT, PDIP24
SN74ACT11245PWLE TI

获取价格

 		ACT SERIES, 8-BIT TRANSCEIVER, TRUE OUTPUT, PDSO24
SN74ACT11478DW TI

获取价格

 		ACT SERIES, 8-BIT DRIVER, TRUE OUTPUT, PDSO24, PLASTIC, SOIC-24
SN74ACT11620DW TI

获取价格

 		ACT SERIES, 8-BIT TRANSCEIVER, INVERTED OUTPUT, PDSO24, PLASTIC, SOIC-24
SN74ACT11620DWR TI

获取价格

 		ACT SERIES, 8-BIT TRANSCEIVER, INVERTED OUTPUT, PDSO24, PLASTIC, SOIC-24

与SN74ACT11109DR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证