5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 总线驱动器/收发器> SN54ALS574BJ
SN54ALS574BJ PDF预览

SN54ALS574BJ

更新时间： 2024-02-04 14:52:22
品牌 Logo 应用领域
德州仪器 - TI 总线驱动器总线收发器触发器逻辑集成电路输出元件
页数 文件大小 规格书
8页 132K
描述
OCTAL D-TYPE EDGE-TRIGGERED FLIP-FLOPS WITH 3-STATE OUTPUTS

阅读下载

中文翻译

获取价格

SN54ALS574BJ 技术参数

生命周期：Contact Manufacturer包装说明：,
Reach Compliance Code：unknown风险等级：5.72
逻辑集成电路类型：BUS DRIVERBase Number Matches：1

SN54ALS574BJ 数据手册

 浏览型号SN54ALS574BJ的Datasheet PDF文件第2页浏览型号SN54ALS574BJ的Datasheet PDF文件第3页浏览型号SN54ALS574BJ的Datasheet PDF文件第4页浏览型号SN54ALS574BJ的Datasheet PDF文件第5页浏览型号SN54ALS574BJ的Datasheet PDF文件第6页浏览型号SN54ALS574BJ的Datasheet PDF文件第8页 
SN54ALS574B, SN54AS574, SN54AS575  
SN74ALS574B, SN74ALS575A, SN74AS574, SN74AS575  
OCTAL D-TYPE EDGE-TRIGGERED FLIP-FLOPS WITH 3-STATE OUTPUTS  
SDAS165B – JUNE 1982 – REVISED JULY 1995  
PARAMETER MEASUREMENT INFORMATION  
SERIES 54ALS/74ALS AND 54AS/74AS DEVICES  
7 V  
R
= R1 = R2  
V
CC  
L
S1  
R1  
R
L
Test  
Point  
From Output  
Under Test  
From Output  
Under Test  
Test  
Point  
Test  
Point  
From Output  
Under Test  
C
C
L
R
L
R2  
L
C
L
(see Note A)  
(see Note A)  
(see Note A)  
LOAD CIRCUIT FOR  
BI-STATE  
TOTEM-POLE OUTPUTS  
LOAD CIRCUIT  
FOR OPEN-COLLECTOR OUTPUTS  
LOAD CIRCUIT  
FOR 3-STATE OUTPUTS  
3.5 V  
3.5 V  
Timing  
Input  
High-Level  
1.3 V  
1.3 V  
1.3 V  
Pulse  
0.3 V  
0.3 V  
t
h
t
w
t
su  
3.5 V  
3.5 V  
0.3 V  
Data  
Input  
Low-Level  
1.3 V  
1.3 V  
1.3 V  
1.3 V  
Pulse  
0.3 V  
VOLTAGE WAVEFORMS  
SETUP AND HOLD TIMES  
VOLTAGE WAVEFORMS  
PULSE DURATIONS  
3.5 V  
0.3 V  
Output  
Control  
(low-level  
enabling)  
1.3 V  
1.3 V  
3.5 V  
t
PZL  
Input  
1.3 V  
1.3 V  
t
PLZ  
0.3 V  
PHL  
3.5 V  
t
Waveform 1  
S1 Closed  
(see Note B)  
t
PLH  
1.3 V  
V
OH  
In-Phase  
Output  
1.3 V  
1.3 V  
1.3 V  
V
OL  
0.3 V  
V
OL  
t
PHZ  
t
PLH  
t
PZH  
t
PHL  
V
OH  
V
Waveform 2  
S1 Open  
(see Note B)  
OH  
OL  
Out-of-Phase  
Output  
(see Note C)  
1.3 V  
1.3 V  
0.3 V  
V
0 V  
VOLTAGE WAVEFORMS  
PROPAGATION DELAY TIMES  
VOLTAGE WAVEFORMS  
ENABLE AND DISABLE TIMES, 3-STATE OUTPUTS  
NOTES: A.  
C includes probe and jig capacitance.  
L
B. Waveform 1 is for an output with internal conditions such that the output is low except when disabled by the output control.  
Waveform 2 is for an output with internal conditions such that the output is high except when disabled by the output control.  
C. When measuring propagation delay items of 3-state outputs, switch S1 is open.  
D. All input pulses have the following characteristics: PRR ≤ 1 MHz, t = t = 2 ns, duty cycle = 50%.  
r
f
E. The outputs are measured one at a time with one transition per measurement.  
Figure 1. Load Circuits and Voltage Waveforms  
7
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1...45678

中文翻译

下载PDF

与SN54ALS574BJ相关器件

型号 品牌 获取价格 描述 数据表
SN54ALS574BW TI

获取价格

 		OCTAL D-TYPE EDGE-TRIGGERED FLIP-FLOPS WITH 3-STATE OUTPUTS
SN54ALS574FH TI

获取价格

 		IC,FLIP-FLOP,OCTAL,D TYPE,ALS-TTL,LLCC,20PIN,CERAMIC
SN54ALS574FH-00 TI

获取价格

 		ALS SERIES, 8-BIT DRIVER, TRUE OUTPUT, CQCC20
SN54ALS574J MOTOROLA

获取价格

 		D Flip-Flop, 8-Func, Positive Edge Triggered, TTL, CDIP20
SN54ALS574J ROCHESTER

获取价格

 		Bus Driver
SN54ALS575FH TI

获取价格

 		IC,FLIP-FLOP,OCTAL,D TYPE,ALS-TTL,LLCC,28PIN,CERAMIC
SN54ALS575FH-00 TI

获取价格

 		ALS SERIES, 8-BIT DRIVER, TRUE OUTPUT, CQCC28
SN54ALS575JT TI

获取价格

 		IC,FLIP-FLOP,OCTAL,D TYPE,ALS-TTL,DIP,24PIN,CERAMIC
SN54ALS576B TI

获取价格

 		OCTAL D-TYPE EDGE-TRIGGERED FLIP-FLOPS WITH 3-STATE OUTPUTS
SN54ALS576B_16 TI

获取价格

 		OCTAL D-TYPE EDGE-TRIGGERED FLIP-FLOPS WITH 3-STATE OUTPUTS

与SN54ALS574BJ相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证