Datasheet > NS32381-15

NS32381-15

更新时间： 2024-02-09 01:54:40

品牌	Logo	应用领域
其他 - ETC		/
页数	文件大小	规格书
32页	376K
描述

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

NS32381-15 技术参数

生命周期：	Obsolete	零件包装代码：	PGA
包装说明：	PGA,	针数：	68
Reach Compliance Code：	unknown	风险等级：	5.84
边界扫描：	NO	总线兼容性：	NS32016; NS32008; NS32032; NS32C016; NS32C032; NS32332; NS32532; NS32CG16; NS32GX32
最大时钟频率：	15.15 MHz	外部数据总线宽度：	32
JESD-30 代码：	S-PPGA-P68	端子数量：	68
最高工作温度：	70 °C	最低工作温度：
封装主体材料：	PLASTIC/EPOXY	封装代码：	PGA
封装形状：	SQUARE	封装形式：	GRID ARRAY
认证状态：	Not Qualified	座面最大高度：	4.826 mm
最大供电电压：	5.25 V	最小供电电压：	4.75 V
标称供电电压：	5 V	表面贴装：	NO
技术：	CMOS	温度等级：	COMMERCIAL
端子形式：	PIN/PEG	端子节距：	2.54 mm
端子位置：	PERPENDICULAR	uPs/uCs/外围集成电路类型：	MATH PROCESSOR, FLOATING POINT ACCELERATOR

NS32381-15 数据手册

Table of Contents

1.0 PRODUCT INTRODUCTION

4.0 DEVICE SPECIFICATIONS

1.1 IEEE STD 754 Features Supported by the NS32381

1.2 Operand Formats

4.1 Pin Descriptions

4.1.1 Supplies

4.1.2 Input Signals

4.1.3 Output Signals

4.1.4 Input/Output Signals

1.2.1 Normalized Numbers

1.2.2 Zero

1.2.3 Reserved Operands

1.2.4 Integers

4.2 Absolute Maximum Ratings

4.3 Electrical Characteristics

4.4 Switching Characteristics

1.2.5 Memory Representations

2.0 ARCHITECTURAL DESCRIPTION

4.4.1 Definitions

2.1 Programming Model

4.4.2 Timing Tables

2.1.1 Floating-Point Registers

4.4.2.1 Output Signal Propagation Delays for all

CPUs

2.1.2 Floating-Point Status Register (FSR)

2.1.2.1 FSR Mode Control Fields

2.1.2.2 FSR Status Fields

4.4.2.2 Output Signal Propagation Delays for the

NS32008, NS32016, NS32032 CPUs

2.1.2.3 FSR Software Fields (SWF)

4.4.2.3 Output Signal Propagation Delays for the

32-Bit Slave Protocol NS32332 CPU

2.2 Instruction Set

2.3 Exceptions

4.4.2.4 Output Signal Propagation Delays for the

32-Bit Slave Protocol NS32532 CPU

3.0 FUNCTIONAL DESCRIPTION

3.1 Power and Grounding

3.2 Automatic Power Down Mode

3.3 Clocking

4.4.2.5 Input Signal Requirements for all CPUs

4.4.2.6 Input Signal Requirements for the

NS32008, NS32016, NS32032 CPUs

4.4.2.7 Input Signal Requirements for the 32-Bit

Slave Protocol NS32332 CPU

3.4 Resetting

4.4.2.8 Input Signal Requirements for the 32-Bit

Slave Protocol NS32532 CPU

3.5 Bus Operation

4.4.2.9 Clocking Requirements for all CPUs

3.5.1 Bus Cycles

3.5.2 Operand Transfer Sequences

APPENDIX A: NS32381 PERFORMANCE ANALYSIS

3.6 Instruction Protocols

3.6.1 General Protocol Sequence

3.6.2 Early Done Algorithm

3.6.3 Floating-Point Protocols

123 4 5 6 7...32

下载PDF

与NS32381-15相关器件

型号	品牌	描述	获取价格	数据表
NS32381-20	ETC		获取价格
NS32381-30	TI	32-BIT, FLOATING POINT ACCELERATOR, PPGA68, PGA-68	获取价格
NS32381U-15	ETC	Arithmetic Processor	获取价格
NS32381U-20	ETC	Arithmetic Processor	获取价格
NS32381U-25	ETC	Arithmetic Processor	获取价格
NS32381U-30	ETC	Arithmetic Processor	获取价格