Table of Contents
1
2
Pin Assignments and Reset States . . . . . . . . . . . . . . . . . . . . .4
2.19 JTAG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
1.1 Pin Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4
Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . .16
2.1 Overall DC Electrical Characteristics . . . . . . . . . . . . . .16
2.2 Power Sequencing . . . . . . . . . . . . . . . . . . . . . . . . . . . .20
2.3 Power Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . .22
2.4 Input Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23
2.5 RESET Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . .26
2.6 DDR and DDR2 SDRAM . . . . . . . . . . . . . . . . . . . . . . .26
2.7 Local Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32
2.8 Display Interface Unit . . . . . . . . . . . . . . . . . . . . . . . . . .37
2.9 I2C. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40
2.10 DUART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43
2.11 Fast/Serial Infrared Interfaces (FIRI/SIRI). . . . . . . . . . .44
2.12 Synchronous Serial Interface (SSI). . . . . . . . . . . . . . . .44
2.13 Global Timer Module. . . . . . . . . . . . . . . . . . . . . . . . . . .48
2.14 GPIO. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
2.15 Serial Peripheral Interface (SPI) . . . . . . . . . . . . . . . . . .50
2.16 PCI Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52
2.17 High-Speed Serial Interfaces (HSSI) . . . . . . . . . . . . . .54
2.18 PCI Express . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .62
3
Hardware Design Considerations . . . . . . . . . . . . . . . . . . . . . 72
3.1 System Clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
3.2 Power Supply Design and Sequencing . . . . . . . . . . . . 76
3.3 Decoupling Recommendations . . . . . . . . . . . . . . . . . . 77
3.4 SerDes Block Power Supply Decoupling
Recommendations. . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
3.5 Connection Recommendations . . . . . . . . . . . . . . . . . . 77
3.6 Pull-Up and Pull-Down Resistor Requirements. . . . . . 78
3.7 Output Buffer DC Impedance . . . . . . . . . . . . . . . . . . . 78
3.8 Configuration Pin Muxing . . . . . . . . . . . . . . . . . . . . . . 79
3.9 JTAG Configuration Signals. . . . . . . . . . . . . . . . . . . . . 79
3.10 Guidelines for High-Speed Interface Termination . . . . 82
3.11 Guidelines for PCI Interface Termination. . . . . . . . . . . 83
3.12 Thermal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Package Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
4.3 Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Product Documentation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
4
5
6
MPC8610 Integrated Host Processor Hardware Specifications, Rev. 0
2
Freescale Semiconductor