5秒后页面跳转
M381L3223DTM-LCC PDF预览

M381L3223DTM-LCC

更新时间: 2024-01-18 01:11:41
品牌 Logo 应用领域
三星 - SAMSUNG 存储内存集成电路动态存储器双倍数据速率时钟
页数 文件大小 规格书
22页 355K
描述
184pin Unbuffered Module based on 256Mb D-die 64/72-bit Non ECC/ECC

M381L3223DTM-LCC 技术参数

是否Rohs认证: 符合生命周期:Obsolete
包装说明:DIMM, DIMM184Reach Compliance Code:unknown
风险等级:5.84最长访问时间:0.65 ns
最大时钟频率 (fCLK):200 MHzI/O 类型:COMMON
JESD-30 代码:R-PDMA-N184内存密度:2415919104 bit
内存集成电路类型:DDR DRAM MODULE内存宽度:72
端子数量:184字数:33554432 words
字数代码:32000000最高工作温度:70 °C
最低工作温度:组织:32MX72
输出特性:3-STATE封装主体材料:PLASTIC/EPOXY
封装代码:DIMM封装等效代码:DIMM184
封装形状:RECTANGULAR封装形式:MICROELECTRONIC ASSEMBLY
电源:2.6 V认证状态:Not Qualified
刷新周期:8192子类别:DRAMs
最大压摆率:2.7 mA标称供电电压 (Vsup):2.6 V
表面贴装:NO技术:CMOS
温度等级:COMMERCIAL端子形式:NO LEAD
端子节距:1.27 mm端子位置:DUAL
Base Number Matches:1

M381L3223DTM-LCC 数据手册

 浏览型号M381L3223DTM-LCC的Datasheet PDF文件第2页浏览型号M381L3223DTM-LCC的Datasheet PDF文件第3页浏览型号M381L3223DTM-LCC的Datasheet PDF文件第4页浏览型号M381L3223DTM-LCC的Datasheet PDF文件第6页浏览型号M381L3223DTM-LCC的Datasheet PDF文件第7页浏览型号M381L3223DTM-LCC的Datasheet PDF文件第8页 
128MB, 256MB, 512MB Unbuffered DIMM  
DDR SDRAM  
128MB, 16M x 64 Non ECC Module (M368L1624DTM) (Populated as 1 bank of x16 DDR SDRAM Module)  
Functional Block Diagram  
CS0  
Serial PD  
DQS1  
DM1  
LDQS CS  
LDM  
CS  
D2  
LDQS  
LDM  
DQS5  
DM5  
SCL  
WP  
SDA  
DQ8  
DQ9  
I/O 6  
DQ40  
DQ41  
DQ42  
DQ43  
DQ44  
DQ45  
DQ46  
DQ47  
I/O 6  
I/O 4  
I/O 1  
I/O 3  
I/O 2  
I/O 0  
A0  
A1  
A2  
I/O 4  
D0  
DQ10  
DQ11  
DQ12  
DQ13  
DQ14  
I/O 1  
I/O 3  
I/O 2  
I/O 0  
SA0 SA1 SA2  
I/O 5  
I/O 5  
DQ15  
I/O 7  
UDQS  
UDM  
I/O 8  
I/O 10  
I/O 15  
I/O 13  
I/O 12  
I/O 14  
I/O 11  
I/O 9  
I/O 7  
UDQS  
UDM  
I/O 8  
I/O 10  
I/O 15  
I/O 13  
I/O 12  
I/O 14  
I/O 11  
I/O 9  
DQS0  
DM0  
DQS4  
DM4  
VDDSPD  
SPD  
DQ0  
DQ1  
DQ2  
DQ3  
DQ4  
DQ5  
DQ6  
DQ32  
DQ33  
DQ34  
DQ35  
DQ36  
DQ37  
DQ38  
DQ39  
V
DD/VDDQ  
D0 - D3  
D0 - D3  
VREF  
VSS  
D0 - D3  
D0 - D3  
DQ7  
CS  
DQS3  
DM3  
LDQS  
DQS7  
DM7  
CS  
D3  
LDQS  
LDM  
I/O 6  
I/O 4  
I/O 1  
I/O 3  
I/O 2  
I/O 0  
LDM  
*Clock Net Wiring  
DQ24  
DQ25  
DQ26  
DQ27  
DQ28  
DQ29  
DQ30  
DQ31  
I/O 6  
DQ56  
DQ57  
DQ58  
DQ59  
DQ60  
DQ61  
DQ62  
DQ63  
I/O 4  
D1  
Cap/D0/*Cap  
I/O 1  
I/O 3  
I/O 2  
I/O 0  
Cap  
I/O 5  
R=120Ω  
I/O 5  
Cap/*Cap/D2  
I/O 7  
DQS2  
DM2  
I/O 7  
UDQS  
UDM  
UDQS  
DQS6  
DM6  
UDM  
Card  
Edge  
DQ16  
DQ17  
DQ18  
DQ19  
DQ20  
DQ21  
DQ22  
DQ23  
I/O 8  
I/O 10  
I/O 15  
I/O 13  
I/O 12  
I/O 14  
I/O 11  
I/O 9  
Cap  
DQ48  
DQ49  
DQ50  
DQ51  
DQ52  
DQ53  
DQ54  
DQ55  
I/O 8  
I/O 10  
I/O 15  
I/O 13  
I/O 12  
I/O 14  
I/O 11  
I/O 9  
Cap/D1/D3  
Cap  
*If two DRAMs are loaded,  
Cap will replace DRAM3  
Notes :  
BA0 - BA1  
A0 - A12  
RAS  
BA0-BA1 : DDR SDRAMs D0 - D3  
A0-A12 : DDR SDRAMs D0 - D3  
RAS : DDR SDRAMs D0 - D3  
CAS : DDR SDRAMs D0 - D3  
CKE : DDR SDRAMs D0 - D3  
WE : DDR SDRAMs D0 - D3  
1. DQ-to-I/O wiring is shown as recommended  
but may be changed.  
2. DQ/DQS/DM/CKE/CS relationships must be  
maintained as shown.  
3. DQ, DQS, DM/DQS resistors: 22 Ohms + 5%.  
4. BAx, Ax, RAS, CAS, WE resistors: 7.5 Ohms +  
5%  
Clock Wiring  
Clock  
SDRAMs  
Input  
NC  
2 SDRAMs  
2 SDRAMs  
CK0/CK0  
CK1/CK1  
CK2/CK2  
CAS  
CKE0  
WE  
Rev. 1.2 May. 2003  

与M381L3223DTM-LCC相关器件

型号 品牌 描述 获取价格 数据表
M381L3223DTM-LCC/C4 SAMSUNG 184pin Unbuffered Module based on 256Mb D-die 64/72-bit Non ECC/ECC

获取价格

M381L3223ETM-A2 SAMSUNG DDR SDRAM Unbuffered Module

获取价格

M381L3223ETM-AA SAMSUNG DDR SDRAM Unbuffered Module

获取价格

M381L3223ETM-B0 SAMSUNG DDR SDRAM Unbuffered Module

获取价格

M381L3223ETM-CB3 SAMSUNG DDR SDRAM Unbuffered Module

获取价格

M381L3223ETM-CC5 SAMSUNG 184pin Unbuffered Module based on 256Mb E-die 64/72-bit ECC/Non ECC

获取价格