Datasheet > 存储 > SRAM> LP62S4096EU-55LLT

LP62S4096EU-55LLT

更新时间： 2024-01-16 21:01:06

阅读下载

获取价格

如果您发现信息不准确，欢迎纠错

LP62S4096EU-55LLT 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
包装说明：	TFBGA, BGA36,6X8,30	Reach Compliance Code：	unknown
风险等级：	5.84	最长访问时间：	55 ns
I/O 类型：	COMMON	JESD-30 代码：	R-PBGA-B36
长度：	8 mm	内存密度：	4194304 bit
内存集成电路类型：	STANDARD SRAM	内存宽度：	8
功能数量：	1	端子数量：	36
字数：	524288 words	字数代码：	512000
工作模式：	ASYNCHRONOUS	最高工作温度：	85 °C
最低工作温度：	-25 °C	组织：	512KX8
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TFBGA	封装等效代码：	BGA36,6X8,30
封装形状：	RECTANGULAR	封装形式：	GRID ARRAY, THIN PROFILE, FINE PITCH
并行/串行：	PARALLEL	电源：	3/3.3 V
认证状态：	Not Qualified	座面最大高度：	1.2 mm
最大待机电流：	0.000003 A	最小待机电流：	2 V
子类别：	SRAMs	最大压摆率：	0.03 mA
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	2.7 V
标称供电电压 (Vsup)：	3 V	表面贴装：	YES
技术：	CMOS	温度等级：	OTHER
端子形式：	BALL	端子节距：	0.75 mm
端子位置：	BOTTOM	宽度：	6 mm
Base Number Matches：	1

LP62S4096E-T Series

512K X 8 BIT LOW VOLTAGE CMOS SRAM

Document Title

512K X 8 BIT LOW VOLTAGE CMOS SRAM

Revision History

Rev. No. History

Issue Date

Remark

2.0

Change VCCmax from 3.3V to 3.6V

January 25, 2002

Add product family and 55ns specification

(January, 2002, Version 2.0)

AMIC Technology, Inc.

12 3 4 5 6 7...14

下载PDF

型号	品牌	描述	获取价格	数据表
LP62S4096EU-55LLTF	AMICC	Standard SRAM, 512KX8, 55ns, CMOS, PBGA36, 6 X 8 MM, LEAD FREE, CSP-36	获取价格
LP62S4096EU-70LLI	AMICC	512K X 8 BIT LOW VOLTAGE CMOS SRAM	获取价格
LP62S4096EU-70LLIF	AMICC	Standard SRAM, 512KX8, 70ns, CMOS, PBGA36, 6 X 8 MM, LEAD FREE, CSP-36	获取价格
LP62S4096EU-70LLT	AMICC	512K X 8 BIT LOW VOLTAGE CMOS SRAM	获取价格
LP62S4096EV-55LLI	AMICC	512K X 8 BIT LOW VOLTAGE CMOS SRAM	获取价格
LP62S4096EV-55LLIF	AMICC	Standard SRAM, 512KX8, 55ns, CMOS, PDSO32, TSOP1-32	获取价格