Datasheet > LC4064ZC-75TN100E

LC4064ZC-75TN100E

更新时间： 2024-10-28 05:11:23

品牌	Logo	应用领域
莱迪思 - LATTICE		可编程逻辑器件
页数	文件大小	规格书
99页	451K
描述
3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

LC4064ZC-75TN100E 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	QFP
包装说明：	LFQFP, QFP100,.63SQ,20	针数：	100
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.4
其他特性：	YES	最大时钟频率：	111 MHz
系统内可编程：	YES	JESD-30 代码：	S-PQFP-G100
JESD-609代码：	e3	JTAG BST：	YES
长度：	14 mm	湿度敏感等级：	3
专用输入次数：	10	I/O 线路数量：	64
宏单元数：	64	端子数量：	100
组织：	10 DEDICATED INPUTS, 64 I/O	输出函数：	MACROCELL
封装主体材料：	PLASTIC/EPOXY	封装代码：	LFQFP
封装等效代码：	QFP100,.63SQ,20	封装形状：	SQUARE
封装形式：	FLATPACK, LOW PROFILE, FINE PITCH	峰值回流温度（摄氏度）：	260
电源：	1.8 V	可编程逻辑类型：	EE PLD
传播延迟：	7.5 ns	认证状态：	Not Qualified
座面最大高度：	1.6 mm	子类别：	Programmable Logic Devices
最大供电电压：	1.9 V	最小供电电压：	1.7 V
标称供电电压：	1.8 V	表面贴装：	YES
技术：	CMOS	端子面层：	Matte Tin (Sn)
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	14 mm	Base Number Matches：	1

LC4064ZC-75TN100E 数据手册

浏览型号LC4064ZC-75TN100E的Datasheet PDF文件第2页

浏览型号LC4064ZC-75TN100E的Datasheet PDF文件第3页

浏览型号LC4064ZC-75TN100E的Datasheet PDF文件第4页

浏览型号LC4064ZC-75TN100E的Datasheet PDF文件第5页

浏览型号LC4064ZC-75TN100E的Datasheet PDF文件第6页

浏览型号LC4064ZC-75TN100E的Datasheet PDF文件第7页

ispMACH 4000V/B/C/Z Family

3.3V/2.5V/1.8V In-System Programmable

SuperFAST High Density PLDs

Coolest Power

November 2007

Data Sheet DS1020

■ Broad Device Offering

Features

• Multiple temperature range support

■ High Performance

– Commercial: 0 to 90°C junction (T )

– Industrial: -40 to 105°C junction (T )

– Extended: -40 to 130°C junction (T )

• For AEC-Q100 compliant devices, refer to

LA-ispMACH 4000V/Z Automotive Data Sheet

• f

= 400MHz maximum operating frequency

MAX

• t = 2.5ns propagation delay

• Up to four global clock pins with programmable

clock polarity control

• Up to 80 PTs per output

■ Easy System Integration

• Superior solution for power sensitive consumer

applications

■ Ease of Design

• Enhanced macrocells with individual clock,

reset, preset and clock enable controls

• Up to four global OE controls

• Operation with 3.3V, 2.5V or 1.8V LVCMOS I/O

• Operation with 3.3V (4000V), 2.5V (4000B) or

1.8V (4000C/Z) supplies

• 5V tolerant I/O for LVCMOS 3.3, LVTTL, and PCI

interfaces

• Individual local OE control per I/O pin

• Excellent First-Time-Fit^TMand reﬁt

• Fast path, SpeedLocking^TMPath, and wide-PT

path

• Wide input gating (36 input logic blocks) for fast

counters, state machines and address decoders

• Hot-socketing

• Open-drain capability

• Input pull-up, pull-down or bus-keeper

• Programmable output slew rate

• 3.3V PCI compatible

• IEEE 1149.1 boundary scan testable

• 3.3V/2.5V/1.8V In-System Programmable

(ISP™) using IEEE 1532 compliant interface

• I/O pins with fast setup path

■ Zero Power (ispMACH 4000Z) and Low

Power (ispMACH 4000V/B/C)

• Typical static current 10µA (4032Z)

• Typical static current 1.3mA (4000C)

• 1.8V core low dynamic power

• ispMACH 4000Z operational down to 1.6V V

• Lead-free package options

Table 1. ispMACH 4000V/B/C Family Selection Guide

ispMACH

4032V/B/C

ispMACH

4064V/B/C

ispMACH

4128V/B/C

ispMACH

4256V/B/C

ispMACH

4384V/B/C

ispMACH

4512V/B/C

Macrocells

128

256

384

512

I/O + Dedicated Inputs

30+2/32+4

30+2/32+4/

64+10

64+10/92+4/

96+4

64+10/96+14/

128+4/160+4

128+4/192+4

128+4/208+4

(ns)

2.5

1.8

2.5

1.8

2.7

1.8

3.0

2.0

3.5

2.0

3.5

2.0

t (ns)

(ns)

2.2

2.7

(MHz)

400

333

322

MAX

Supply Voltages (V)

Pins/Package

3.3/2.5/1.8V

44 TQFP

48 TQFP

44 TQFP

48 TQFP

100 TQFP

128 TQFP

144 TQFP¹

100 TQFP

144 TQFP¹

176 TQFP

256 ftBGA²/

fpBGA^{2, 3}

176 TQFP

256 ftBGA/

fpBGA³

176 TQFP

256 ftBGA/

fpBGA³

1. 3.3V (4000V) only.

2. 128-I/O and 160-I/O conﬁgurations.

3. Use 256 ftBGA package for all new designs. Refer to PCN#14A-07 for 256 fpBGA package discontinuance.

or product names are trademarks or registered trademarks of their respective holders. The speciﬁcations and information herein are subject to change without notice.

www.latticesemi.com

DS1020_23.0

12 3 4 5 6 7...99

中文翻译

下载PDF

LC4064ZC-75TN100E 替代型号

型号	品牌	替代类型	描述	数据表
LC4064ZC-75T100E	LATTICE	完全替代	3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs
LC4064ZE-7TN100C	LATTICE	类似代替	EE PLD, 7.5ns, 64-Cell, CMOS, PQFP100, 14 X 14 MM, LEAD FREE, TQFP-100
LC4064ZC-75TN100C	LATTICE	类似代替	3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs

与LC4064ZC-75TN100E相关器件

型号	品牌	获取价格	描述	数据表
LC4064ZC-75TN100I	LATTICE	获取价格	3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs
LC4064ZC-75TN48C	LATTICE	获取价格	3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs
LC4064ZC-75TN48E	LATTICE	获取价格	3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs
LC4064ZC-75TN48I	LATTICE	获取价格	3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs
LC4064ZE4MN100C	LATTICE	获取价格	1.8V In-System Programmable Ultra Low Power PLDs
LC4064ZE4MN100CES	LATTICE	获取价格	1.8V In-System Programmable Ultra Low Power PLDs
LC4064ZE4MN100I	LATTICE	获取价格	1.8V In-System Programmable Ultra Low Power PLDs
LC4064ZE4MN100IES	LATTICE	获取价格	1.8V In-System Programmable Ultra Low Power PLDs
LC4064ZE4MN144C	LATTICE	获取价格	1.8V In-System Programmable Ultra Low Power PLDs
LC4064ZE4MN144CES	LATTICE	获取价格	1.8V In-System Programmable Ultra Low Power PLDs

与LC4064ZC-75TN100E相关文章

三星深化印度制造布局，供应链本地化进程加速
2024-10-29

13
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

14
纳微科技震撼发布GaNSlim革新氮化镓功率芯片
2024-10-18

40
意法半导体发布第四代SiC技术，助力电动汽车电驱
2024-10-15

47

产品中心

服务支持

精选活动

关于我们

帮助中心

LC4064ZC-75TN100E

LC4064ZC-75TN100E 技术参数

LC4064ZC-75TN100E 数据手册

LC4064ZC-75TN100E 替代型号

与LC4064ZC-75TN100E相关器件

与LC4064ZC-75TN100E相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

LC4064ZC-75TN100E

LC4064ZC-75TN100E 技术参数

LC4064ZC-75TN100E 数据手册

LC4064ZC-75TN100E 替代型号

与LC4064ZC-75TN100E相关器件

与LC4064ZC-75TN100E相关文章

您还可以找

您在本页遇到什么问题？