Datasheet > K4S561632C-TN75

K4S561632C-TN75

更新时间： 2024-02-02 17:37:50

品牌	Logo	应用领域
三星 - SAMSUNG		动态存储器光电二极管内存集成电路
页数	文件大小	规格书
11页	114K
描述
Synchronous DRAM, 16MX16, 5.4ns, CMOS, PDSO54, 0.400 X 0.875 INCH, 0.80 MM PITCH, TSOP2-54

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

K4S561632C-TN75 技术参数

生命周期：	Obsolete	零件包装代码：	TSOP2
包装说明：	TSOP2,	针数：	54
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8542.32.00.24	风险等级：	5.15
访问模式：	FOUR BANK PAGE BURST	最长访问时间：	5.4 ns
其他特性：	AUTO/SELF REFRESH	JESD-30 代码：	R-PDSO-G54
长度：	22.22 mm	内存密度：	268435456 bit
内存集成电路类型：	SYNCHRONOUS DRAM	内存宽度：	16
功能数量：	1	端口数量：	1
端子数量：	54	字数：	16777216 words
字数代码：	16000000	工作模式：	SYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-25 °C
组织：	16MX16	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSOP2	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE	认证状态：	Not Qualified
座面最大高度：	1.2 mm	自我刷新：	YES
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	OTHER
端子形式：	GULL WING	端子节距：	0.8 mm
端子位置：	DUAL	宽度：	10.16 mm
Base Number Matches：	1

K4S561632C-TN75 数据手册

K4S561632C

CMOS SDRAM

PIN CONFIGURATION (Top view)

VDD

DQ0

VDDQ

DQ1

DQ2

VSSQ

DQ3

DQ4

VDDQ

DQ5

DQ6

VSSQ

DQ7

VDD

VSS

DQ15

VSSQ

DQ14

DQ13

VDDQ

DQ12

DQ11

VSSQ

DQ10

DQ9

VDDQ

DQ8

VSS

N.C/RFU

UDQM

CLK

CKE

A12

A11

LDQM

CAS

RAS

BA0

BA1

A10/AP

VSS

VDD

54Pin TSOP (II)

(400mil x 875mil)

(0.8 mm Pin pitch)

PIN FUNCTION DESCRIPTION

Name

System cock

Input Function

CLK

Active on the positive going edge to sample all inputs.

Disables or enables device operation by masking or enabling all inputs except

CLK, CKE and DQM

Chip select

Masks system clock to freeze operation from the next clock cycle.

CKE should be enabled at least one cycle prior to new command.

Disable input buffers for power down in standby.

CKE

Clock enable

Row/column addresses are multiplexed on the same pins.

Row address : RA0 ~ RA12, Column address : CA0 ~ CA8

A0 ~ A12

BA0 ~ BA1

RAS

Address

Selects bank to be activated during row address latch time.

Selects bank for read/write during column address latch time.

Bank select address

Row address strobe

Column address strobe

Write enable

Latches row addresses on the positive going edge of the CLK with RAS low.

Enables row access & precharge.

Latches column addresses on the positive going edge of the CLK with CAS low.

Enables column access.

CAS

Enables write operation and row precharge.

Latches data in starting from CAS, WE active.

Makes data output Hi-Z, tSHZ after the clock and masks the output.

Blocks data input when L(U)DQM active.

L(U)DQM

Data input/output mask

DQ0 ~ 15

VDD/VSS

Data input/output

Data inputs/outputs are multiplexed on the same pins.

Power and ground for the input buffers and the core logic.

Power supply/ground

Isolated power supply and ground for the output buffers to provide improved noise

immunity.

VDDQ/VSSQ

Data output power/ground

No connection

/reserved for future use

N.C/RFU

This pin is recommended to be left No Connection on the device.

Rev.0.1 Sept.2001

1 2 345 6 7...11

中文翻译

下载PDF

与K4S561632C-TN75相关器件

型号	品牌	获取价格	描述	数据表
K4S561632C-TN7C	SAMSUNG	获取价格	Synchronous DRAM, 16MX16, 5.4ns, CMOS, PDSO54, 0.400 X 0.875 INCH, 0.80 MM PITCH, TSOP2-54
K4S561632C-TP75	SAMSUNG	获取价格	Synchronous DRAM, 16MX16, 5.4ns, CMOS, PDSO54, 0.400 X 0.875 INCH, 0.80 MM PITCH, TSOP2-54
K4S561632C-TP7C	SAMSUNG	获取价格	Synchronous DRAM, 16MX16, 5.4ns, CMOS, PDSO54, 0.400 X 0.875 INCH, 0.80 MM PITCH, TSOP2-54
K4S561632D	SAMSUNG	获取价格	256Mbit SDRAM 4M x 16bit x 4 Banks Synchronous DRAM LVTTL
K4S561632D-NC1H	SAMSUNG	获取价格	Synchronous DRAM, 16MX16, 6ns, CMOS, PDSO54, 0.300 X 0.551 INCH, 0.50 MM PITCH, STSOP2-54
K4S561632D-NC1H0	SAMSUNG	获取价格	Synchronous DRAM, 16MX16, 6ns, CMOS, PDSO54, STSOP2-54
K4S561632D-NC1L	SAMSUNG	获取价格	Synchronous DRAM, 16MX16, 6ns, CMOS, PDSO54, 0.300 X 0.551 INCH, 0.50 MM PITCH, STSOP2-54
K4S561632D-NC1L0	SAMSUNG	获取价格	Synchronous DRAM, 16MX16, 6ns, CMOS, PDSO54, STSOP2-54
K4S561632D-NC60	SAMSUNG	获取价格	Synchronous DRAM, 16MX16, 5ns, CMOS, PDSO54, 0.300 X 0.551 INCH, 0.50 MM PITCH, STSOP2-54
K4S561632D-NC600	SAMSUNG	获取价格	Synchronous DRAM, 16MX16, 5ns, CMOS, PDSO54, STSOP2-54

与K4S561632C-TN75相关文章

压敏电阻器在直流电路中的过压保护应用探讨
2024-06-07

6
电感耐压值及其与电感大小的关系
2024-06-07

11
CNY17F光耦合器：特性、应用、封装、引脚功能及替换型号解析
2024-06-07

8
DS1307资料解析：特性、引脚说明、替代推荐
2024-06-07

6

产品中心

服务支持

精选活动

关于我们

帮助中心

K4S561632C-TN75

K4S561632C-TN75 技术参数

K4S561632C-TN75 数据手册

与K4S561632C-TN75相关器件

与K4S561632C-TN75相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

K4S561632C-TN75

K4S561632C-TN75 技术参数

K4S561632C-TN75 数据手册

与K4S561632C-TN75相关器件

与K4S561632C-TN75相关文章

您还可以找

您在本页遇到什么问题？