5秒后页面跳转
捷配首页

Datasheet > K4H560438D-GLB0
K4H560438D-GLB0 PDF预览

K4H560438D-GLB0

更新时间： 2024-02-19 18:18:16
品牌 Logo 应用领域
三星 - SAMSUNG 双倍数据速率
页数 文件大小 规格书
26页 291K
描述
DDR 256Mb

阅读下载

获取价格

K4H560438D-GLB0 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：BGA包装说明：TBGA, BGA60,9X12,40/32
针数：60Reach Compliance Code：compliant
ECCN代码：EAR99HTS代码：8542.32.00.24
风险等级：5.92访问模式：FOUR BANK PAGE BURST
最长访问时间：0.75 ns其他特性：AUTO/SELF REFRESH
最大时钟频率 (fCLK)：133 MHzI/O 类型：COMMON
交错的突发长度：2,4,8JESD-30 代码：R-PBGA-B60
JESD-609代码：e0长度：15.1 mm
内存密度：268435456 bit内存集成电路类型：DDR DRAM
内存宽度：4功能数量：1
端口数量：1端子数量：60
字数：67108864 words字数代码：64000000
工作模式：SYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：64MX4
输出特性：3-STATE封装主体材料：PLASTIC/EPOXY
封装代码：TBGA封装等效代码：BGA60,9X12,40/32
封装形状：RECTANGULAR封装形式：GRID ARRAY, THIN PROFILE
峰值回流温度（摄氏度）：NOT SPECIFIED电源：2.5 V
认证状态：Not Qualified刷新周期：8192
座面最大高度：1.05 mm自我刷新：YES
连续突发长度：2,4,8最大待机电流：0.003 A
子类别：DRAMs最大压摆率：0.25 mA
最大供电电压 (Vsup)：2.7 V最小供电电压 (Vsup)：2.3 V
标称供电电压 (Vsup)：2.5 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：BALL
端子节距：0.8 mm端子位置：BOTTOM
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：8.1 mm
Base Number Matches：1

K4H560438D-GLB0 数据手册

 浏览型号K4H560438D-GLB0的Datasheet PDF文件第19页浏览型号K4H560438D-GLB0的Datasheet PDF文件第20页浏览型号K4H560438D-GLB0的Datasheet PDF文件第21页浏览型号K4H560438D-GLB0的Datasheet PDF文件第23页浏览型号K4H560438D-GLB0的Datasheet PDF文件第24页浏览型号K4H560438D-GLB0的Datasheet PDF文件第25页 
K4H561638D  
DDR SDRAM  
Notes 1. Includes ± 25mV margin for DC offset on VREF, and a combined total of ± 50mV margin for all AC noise and DC offset on  
VREF, bandwidth limited to 20MHz. The DRAM must accommodate DRAM current spikes on VREF and internal DRAM noise  
coupled TO VREF, both of which may result in VREF noise. VREF should be de-coupled with an inductance of ≤ 3nH.  
2. V is not applied directly to the device. V is a system supply for signal termination resistors, is expected to be set equal to  
TT  
TT  
VREF, and must track variations in the DC level of VREF  
3. VID is the magnitude of the difference between the input level on CK and the input level on CK.  
4. These parameters should be tested at the pin on actual components and may be checked at either the pin or the pad in  
simulation. The AC and DC input specifications are relative to a VREF envelop that has been bandwidth limited to 200MHZ.  
5. The value of VIX is expected to equal 0.5*VDDQ of the transmitting device and must track variations in the dc level of the same.  
DDR SDRAM IDD spec table  
(VDD=2.7V, T = 10°C)  
16Mx16  
Symbol  
Unit  
Notes  
K4H560838D-GC(L)B3  
(DDR333)  
K4H560838D-GC(L)A2, B0  
(DDR266A/B)  
IDD0  
IDD1  
90  
125  
3
80  
115  
3
mA  
mA  
mA  
mA  
mA  
mA  
mA  
mA  
mA  
mA  
mA  
mA  
mA  
IDD2P  
IDD2F  
IDD2Q  
IDD3P  
IDD3N  
IDD4R  
IDD4W  
IDD5  
25  
20  
20  
18  
35  
30  
55  
45  
200  
190  
180  
3
170  
155  
165  
3
IDD6  
Normal  
Low power  
IDD7A  
1.5  
350  
1.5  
300  
Optional  
AC Operating Conditions  
Max  
Parameter/Condition  
Symbol  
Min  
Unit  
Note  
Input High (Logic 1) Voltage, DQ, DQS and DM signals  
Input Low (Logic 0) Voltage, DQ, DQS and DM signals.  
Input Differential Voltage, CK and CK inputs  
VIH(AC)  
VIL(AC)  
VID(AC)  
VREF + 0.31  
V
V
V
V
3
3
1
2
VREF - 0.31  
VDDQ+0.6  
0.7  
Input Crossing Point Voltage, CK and CK inputs  
VIX(AC) 0.5*VDDQ-0.2 0.5*VDDQ+0.2  
Note 1. VID is the magnitude of the difference between the input level on CK and the input on CK.  
2. The value of V is expected to equal 0.5*V of the transmitting device and must track variations in the DC level of the same.  
IX  
DDQ  
3. These parameters should be tested at the pim on actual components and may be checked at either the pin or the pad in simu  
lation. the AC and DC input specificatims are refation to a Vref envelope that has been bandwidth limited 20MHz.  
Overshoot/Undershoot specification  
Specification  
Parameter  
Address &  
Control pins  
Data pins  
Maximum peak amplitude allowed for overshoot  
1.6 V  
1.6 V  
1.2V  
1.2V  
Maximum peak amplitude allowed for undershoot  
The area between the overshoot signal and VDD must be less than or equal to  
The area between the undershoot signal and GND must be less than or equal to  
4.5 V-ns  
4.5 V-ns  
2.5 V-ns  
2.5 V-ns  
Rev. 2.2 Mar. ’03  
- 22 -  
1...1920212223242526

下载PDF

与K4H560438D-GLB0相关器件

型号 品牌 描述 获取价格 数据表
K4H560438D-GLB3 SAMSUNG DDR 256Mb

获取价格
K4H560438D-NC SAMSUNG 256Mb sTSOPII

获取价格
K4H560438D-NC/LA0 SAMSUNG 256Mb sTSOPII

获取价格
K4H560438D-NC/LA2 SAMSUNG 256Mb sTSOPII

获取价格
K4H560438D-NC/LB0 SAMSUNG 256Mb sTSOPII

获取价格
K4H560438D-NC/LB3 SAMSUNG 256Mb sTSOPII

获取价格

与K4H560438D-GLB0相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证