5秒后页面跳转
捷配首页

Datasheet > 存储 > FIFO> IDT72821L15PF
IDT72821L15PF PDF预览

IDT72821L15PF

更新时间： 2024-11-08 22:57:23
品牌 Logo 应用领域
艾迪悌 - IDT 存储内存集成电路先进先出芯片时钟
页数 文件大小 规格书
21页 231K
描述
DUAL CMOS SyncFIFO

阅读下载

中文翻译

获取价格

IDT72821L15PF 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：QFP
包装说明：TQFP-64针数：64
Reach Compliance Code：not_compliantECCN代码：EAR99
HTS代码：8542.32.00.71风险等级：5.83
Is Samacsys：N最长访问时间：10 ns
最大时钟频率 (fCLK)：66.7 MHz周期时间：15 ns
JESD-30 代码：S-PQFP-G64JESD-609代码：e0
长度：14 mm内存密度：9216 bit
内存集成电路类型：OTHER FIFO内存宽度：9
湿度敏感等级：3功能数量：2
端子数量：64字数：1024 words
字数代码：1000工作模式：SYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：1KX9可输出：YES
封装主体材料：PLASTIC/EPOXY封装代码：LQFP
封装等效代码：QFP64,.66SQ,32封装形状：SQUARE
封装形式：FLATPACK, LOW PROFILE并行/串行：PARALLEL
峰值回流温度（摄氏度）：240电源：5 V
认证状态：Not Qualified座面最大高度：1.6 mm
最大待机电流：0.01 A子类别：FIFOs
最大压摆率：0.3 mA最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：Tin/Lead (Sn85Pb15)
端子形式：GULL WING端子节距：0.8 mm
端子位置：QUAD处于峰值回流温度下的最长时间：20
宽度：14 mmBase Number Matches：1

IDT72821L15PF 数据手册

 浏览型号IDT72821L15PF的Datasheet PDF文件第2页浏览型号IDT72821L15PF的Datasheet PDF文件第3页浏览型号IDT72821L15PF的Datasheet PDF文件第4页浏览型号IDT72821L15PF的Datasheet PDF文件第5页浏览型号IDT72821L15PF的Datasheet PDF文件第6页浏览型号IDT72821L15PF的Datasheet PDF文件第7页 
IDT72801  
IDT72811  
IDT72821  
IDT72831  
IDT72841  
DUAL CMOS SyncFIFO  
Integrated Device Technology, Inc.  
(clocked) FIFOs. The device is functionally equivalent to two  
72201/72211/72221/72231/72241 FIFOs in a single package  
with all associated control, data, and flag lines assigned to  
separate pins.  
Each of the two FIFOs (designated FIFO A and FIFO B)  
contained in the 72801/72811/72821/72831/72841 has a 9-  
bit input data port (DA0 - DA8), DB0 - DB8) and a 9-bit output  
data port (QA0 - QA8, QB0 - QB8). Each input port is  
controlled by a free-running clock(WCLKA, WCLKB), and two  
write enable pins (WENA1, WENA2, WENB1, WENB2). Data  
iswrittenintoeachofthetwoarraysoneveryrisingclockedge  
of the write clock (WCLKA WCLKB) when the appropriate  
write enable pins are asserted.  
The output port of each FIFO bank is controlled by its  
associated clock pin (RCLKA, RCLKB) and two read enable  
pins (RENA1, RENA2, RENB1, RENB2). The read clock can  
be tied to the write clock for single clock operation or the two  
clocks can run asynchronous of one another for dual clock  
operation. Anoutputenablepin(OEA,OEB)isprovidedonthe  
read port of each FIFO for three-state output control .  
EachofthetwoFIFOshastwofixedflags,empty(EFA,EFB)  
and full (FFA, FFB). Two programmable flags, almost-empty  
(PAEA, PAEB) and almost-full (PAFA, PAFB), are provided for  
FEATURES:  
• The 72801 is equivalent to two 72201 256 x 9 FIFOs  
• The 72811 is equivalent to two 72211 512 x 9 FIFOs  
• The 72821 is equivalent to two 72221 1024 x 9 FIFOs  
• The 72831 is equivalent to two 72231 2048 x 9 FIFOs  
• The 72841 is equivalent to two 72241 4096 x 9 FIFOs  
• Offers optimal combination of large capacity, high speed,  
design flexibility and small footprint  
• Ideal for prioritization, bidirectional, and width expansion  
applications  
• 15 ns read/write cycle time FOR THE 72801/72811  
• 20 ns read/write cycle time FOR THE 72821/72831/72841  
• Separate control lines and data lines for each FIFO  
• Separate empty, full, programmable almost-empty and  
almost-full flags for each FIFO  
• Enable puts output data lines in high-impedance state  
• Space-saving 64-pin Thin Quad Flat Pack (TQFP)  
• Industrial temperature range (-40OC to +85OC) is avail-  
able, tested to military electrical specifications  
DESCRIPTION:  
72801/72811/72821/72831/72841 are dual synchronous  
PIN CONFIGURATION  
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
QB0  
QA1  
QA2  
1
FFB  
2
EFB  
QA3  
3
OEB  
RENB2  
RCLKB  
RENB1  
GND  
VCC  
QA4  
4
QA5  
5
QA6  
6
QA7  
7
PN64-1  
QA8  
8
VCC  
9
PAEB  
PAFB  
DB0  
WENA2/LDA  
WCLKA  
WENA1  
RSA  
10  
11  
12  
13  
14  
15  
16  
TQFP,  
TOP VIEW  
DB1  
DB2  
DA8  
DB3  
DA7  
DB4  
DA6  
3034 drw 01  
SyncFIFO is a trademark and the IDT logo is a registered trademark of Integrated Device Technology, Inc.  
COMMERCIAL TEMPERATURE RANGE  
NOVEMBER 1996  
1996 Integrated Device Technology, Inc  
DSC-3034/1  
For latest information contact IDT's web site at www.idt.com or fax-on-demand at 408-492-8391.  
5.15  
1
1234567...21

中文翻译

下载PDF

IDT72821L15PF 替代型号

型号 品牌 替代类型 描述 数据表
IDT72V821L15PFGI IDT

功能相似

 Bi-Directional FIFO, 1KX9, 10ns, Synchronous, CMOS, PQFP64, GREEN, PLASTIC, TQFP-64
IDT72V821L15PFG IDT

功能相似

 Bi-Directional FIFO, 1KX9, 10ns, Synchronous, CMOS, PQFP64, GREEN, PLASTIC, TQFP-64
72V821L15PFG IDT

功能相似

 Bi-Directional FIFO, 1KX9, 10ns, Synchronous, CMOS, PQFP64, GREEN, PLASTIC, TQFP-64

与IDT72821L15PF相关器件

型号 品牌 获取价格 描述 数据表
IDT72821L15PF9 IDT

获取价格

 		FIFO, 1KX9, 10ns, Synchronous, CMOS, PQFP64, TQFP-64
IDT72821L15PFG IDT

获取价格

 		暂无描述
IDT72821L15PFGI IDT

获取价格

 		FIFO, 1KX9, 10ns, Synchronous, CMOS, PQFP64, GREEN, TQFP-64
IDT72821L15PFGI8 IDT

获取价格

 		FIFO, 1KX9, 10ns, Synchronous, CMOS, PQFP64, TQFP-64
IDT72821L15PFI IDT

获取价格

 		DUAL CMOS SyncFIFO
IDT72821L15PFI8 IDT

获取价格

 		FIFO, 1KX9, 10ns, Synchronous, CMOS, PQFP64, TQFP-64
IDT72821L15PFI9 IDT

获取价格

 		FIFO, 1KX9, 10ns, Synchronous, CMOS, PQFP64, TQFP-64
IDT72821L15PFSCDS-W IDT

获取价格

 		FIFO, 1KX9, 10ns, Synchronous, CMOS, PQFP64, PLASTIC, TQFP-64
IDT72821L15TF IDT

获取价格

 		DUAL CMOS SyncFIFO
IDT72821L15TF9 IDT

获取价格

 		FIFO, 1KX9, 10ns, Synchronous, CMOS, PQFP64, SLIM, TQFP-64

与IDT72821L15PF相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证