Datasheet > IDT72811L15PFG8

IDT72811L15PFG8

更新时间： 2024-11-05 19:12:59

品牌	Logo	应用领域
艾迪悌 - IDT		先进先出芯片
页数	文件大小	规格书
16页	211K
描述
FIFO, 512X9, 10ns, Synchronous, CMOS, PQFP64, TQFP-64

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT72811L15PFG8 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	QFP
包装说明：	LQFP,	针数：	64
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.71	风险等级：	5.47
最长访问时间：	10 ns	周期时间：	15 ns
JESD-30 代码：	S-PQFP-G64	JESD-609代码：	e3
长度：	14 mm	内存密度：	4608 bit
内存宽度：	9	湿度敏感等级：	3
功能数量：	2	端子数量：	64
字数：	512 words	字数代码：	512
工作模式：	SYNCHRONOUS	最高工作温度：	70 °C
最低工作温度：		组织：	512X9
可输出：	YES	封装主体材料：	PLASTIC/EPOXY
封装代码：	LQFP	封装形状：	SQUARE
封装形式：	FLATPACK, LOW PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	认证状态：	Not Qualified
座面最大高度：	1.6 mm	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	0.8 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	14 mm	Base Number Matches：	1

IDT72811L15PFG8 数据手册

IDT72801

IDT72811

IDT72821

IDT72831

IDT72841

IDT72851

DUAL CMOS SyncFIFO™

DUAL 256 x 9, DUAL 512 x 9,

DUAL 1,024 x 9, DUAL 2,048 x 9,

DUAL 4,096 x 9, DUAL 8,192 x 9

Eachofthe twoFIFOs (designatedFIFOAandFIFOB)containedinthe

IDT72801/72811/72821/72831/72841/72851hasa9-bitinputdataport(DA0

-DA8,DB0-DB8)anda9-bitoutputdataport(QA0-QA8,QB0-QB8).Each

inputportiscontrolledbyafree-runningclock(WCLKA,WCLKB),andtwoWrite

Enablepins(WENA1,WENA2,WENB1,WENB2). Dataiswrittenintoeachof

thetwoarraysoneveryrisingclockedgeoftheWriteClock(WCLKA,WCLKB)

whenthe appropriate write enable pins are asserted.

FEATURES:

•

The IDT72801 is equivalent to two IDT72201 256 x 9 FIFOs

The IDT72811 is equivalent to two IDT72211 512 x 9 FIFOs

The IDT72821 is equivalent to two IDT72221 1,024 x 9 FIFOs

The IDT72831 is equivalent to two IDT72231 2,048 x 9 FIFOs

The IDT72841 is equivalent to two IDT72241 4,096 x 9 FIFOs

The IDT72851 is equivalent to two IDT72251 8,192 x 9 FIFOs

TheoutputportofeachFIFObankiscontrolledbyitsassociated clockpin

(RCLKA, RCLKB) and two Read Enable pins (RENA1, RENA2, RENB1,

RENB2).TheReadClockcanbetiedtotheWriteClockforsingleclockoperation

orthetwoclockscanrunasynchronousofoneanotherfordualclockoperation.

An Output Enable pin (OEA, OEB) is provided on the read port of each FIFO

forthree-stateoutputcontrol.

• Offers optimal combination of large capacity, high speed,

design flexibility and small footprint

• Ideal for prioritization, bidirectional, and width expansion

applications

• 10 ns read/write cycle time for the IDT72801/72811/72821/72831/

72841 (excluding the IDT72851)

EachofthetwoFIFOshastwofixedflags,Empty(EFA,EFB)andFull(FFA,

FFB). Twoprogrammableflags,Almost-Empty(PAEA,PAEB)andAlmost-Full

(PAFA,PAFB),areprovidedforeachFIFObanktoimprovememoryutilization.

Ifnotprogrammed,theprogrammableflagsdefaulttoempty+7forPAEAand

PAEB, and full-7 for PAFA and PAFB.

TheIDT72801/72811/72821/72831/72841/72851architecturelendsitself

tomanyflexibleconfigurationssuchas:

• 2-levelprioritydatabuffering

• 15 ns read/write cycle time for the IDT72851

• Separate control lines and data lines for each FIFO

• Separate Empty, Full, Programmable Almost-Empty and Almost-

Full flags for each FIFO

• Enable puts output data lines in high-impedance state

• Space-saving 64-pin Thin Quad Flat Pack (TQFP) and Slim Thin

Quad Flatpack (STQFP)

•

Industrial temperature range (–40°C to +85°C) is available

• Bidirectional operation

• Width expansion

DESCRIPTION:

• Depthexpansion

These FIFOs is fabricated using IDT's high-performance submicron

CMOS technology.

TheIDT72801/72811/72821/72831/72841/72851aredualsynchronous

(clocked)FIFOs. ThedeviceisfunctionallyequivalenttotwoIDT72201/72211/

72221/72231/72241/72251 FIFOs in a single package with all associated

control,data,andflaglinesassignedtoseparatepins.

FUNCTIONAL BLOCK DIAGRAM

EFA

WCLKB

PAEA

PAFA

FFA

WCLKA

WENA1

WENA2

WENB1

DA0 - DA8

DB0 - DB8

LDA

LDB

WENB2

INPUT REGISTER

OFFSET REGISTER

INPUT REGISTER

EFB

FLAG

LOGIC

WRITE CONTROL

LOGIC

FLAG

LOGIC

WRITE CONTROL

LOGIC

PAEB

PAFB

FFB

RAM ARRAY

256 x 9, 512 x 9,

1024 x 9, 2048 x 9,

4096 x 9, 8192 x 9

RAM ARRAY

256 x 9, 512 x 9,

1024 x 9, 2048 x 9,

4096 x 9, 8192 x 9

WRITE POINTER

READ POINTER

WRITE POINTER

READ CONTROL

LOGIC

READ CONTROL

LOGIC

OUTPUT REGISTER

RESET LOGIC

RCLKB

RSA

RSB

OEA

OEB

RCLKA

RENA1

RENA2

RENB1

QB0 - QB8

QA0 - QA8

RENB2

3034 drw 01

IDT, IDT logo and the SyncFIFOlogo are trademarks of Integrated Device Technology, Inc.

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGE

APRIL 2001



DSC-3034/2

12 3 4 5 6 7...16

中文翻译

下载PDF

与IDT72811L15PFG8相关器件

型号	品牌	获取价格	描述	数据表
IDT72811L15PFGI8	IDT	获取价格	FIFO, 512X9, 10ns, Synchronous, CMOS, PQFP64, TQFP-64
IDT72811L15PFI	IDT	获取价格	DUAL CMOS SyncFIFO
IDT72811L15PFI8	IDT	获取价格	FIFO, 512X9, 10ns, Synchronous, CMOS, PQFP64, TQFP-64
IDT72811L15PFI9	IDT	获取价格	FIFO, 512X9, 10ns, Synchronous, CMOS, PQFP64, TQFP-64
IDT72811L15PFSCDS-W	IDT	获取价格	FIFO, 512X9, 10ns, Synchronous, CMOS, PQFP64, PLASTIC, TQFP-64
IDT72811L15TF	IDT	获取价格	DUAL CMOS SyncFIFO
IDT72811L15TF8	IDT	获取价格	FIFO, 512X9, 10ns, Synchronous, CMOS, PQFP64, SLIM, TQFP-64
IDT72811L15TFGI8	IDT	获取价格	FIFO, 512X9, 10ns, Synchronous, CMOS, PQFP64, SLIM, TQFP-64
IDT72811L15TFI	IDT	获取价格	DUAL CMOS SyncFIFO
IDT72811L15TFSCDS-W	IDT	获取价格	FIFO, 512X9, 10ns, Synchronous, CMOS, PQFP64, STQFP-64

与IDT72811L15PFG8相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

14
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

12
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

36
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

31

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72811L15PFG8

IDT72811L15PFG8 技术参数

IDT72811L15PFG8 数据手册

与IDT72811L15PFG8相关器件

与IDT72811L15PFG8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72811L15PFG8

IDT72811L15PFG8 技术参数

IDT72811L15PFG8 数据手册

与IDT72811L15PFG8相关器件

与IDT72811L15PFG8相关文章

您还可以找

您在本页遇到什么问题？