5秒后页面跳转
捷配首页

Datasheet > IDT71T75612S200PF
IDT71T75612S200PF PDF预览

IDT71T75612S200PF

更新时间： 2024-12-01 20:00:47
品牌 Logo 应用领域
艾迪悌 - IDT 静态存储器内存集成电路
页数 文件大小 规格书
23页 360K
描述
ZBT SRAM, 512KX36, 3ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, TQFP-100

阅读下载

中文翻译

获取价格

IDT71T75612S200PF 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：QFP
包装说明：LQFP,针数：100
Reach Compliance Code：compliantECCN代码：3A991.B.2.A
HTS代码：8542.32.00.41风险等级：5.92
最长访问时间：3 nsJESD-30 代码：R-PQFP-G100
JESD-609代码：e0长度：20 mm
内存密度：18874368 bit内存集成电路类型：ZBT SRAM
内存宽度：36湿度敏感等级：3
功能数量：1端子数量：100
字数：524288 words字数代码：512000
工作模式：SYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：512KX36
封装主体材料：PLASTIC/EPOXY封装代码：LQFP
封装形状：RECTANGULAR封装形式：FLATPACK, LOW PROFILE
并行/串行：PARALLEL峰值回流温度（摄氏度）：240
认证状态：Not Qualified座面最大高度：1.6 mm
最大供电电压 (Vsup)：2.625 V最小供电电压 (Vsup)：2.375 V
标称供电电压 (Vsup)：2.5 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：GULL WING
端子节距：0.65 mm端子位置：QUAD
处于峰值回流温度下的最长时间：20宽度：14 mm
Base Number Matches：1

IDT71T75612S200PF 数据手册

 浏览型号IDT71T75612S200PF的Datasheet PDF文件第2页浏览型号IDT71T75612S200PF的Datasheet PDF文件第3页浏览型号IDT71T75612S200PF的Datasheet PDF文件第4页浏览型号IDT71T75612S200PF的Datasheet PDF文件第5页浏览型号IDT71T75612S200PF的Datasheet PDF文件第6页浏览型号IDT71T75612S200PF的Datasheet PDF文件第7页 
Advance  
Information  
IDT71T75612  
IDT71T75812  
512K x 36, 1M x 18  
2.5V Synchronous ZBT™ SRAMs  
2.5V I/O, Burst Counter  
PipelinedOutputs  
Description  
Features  
◆
The IDT71T75612/812 are 2.5V high-speed 18,874,368-bit  
(18 Megabit)synchronousSRAMs.Theyaredesignedtoeliminatedead  
bus cycles when turning the bus around between reads and writes, or  
512K x 36, 1M x 18 memory configurations  
◆
Supports high performance system speed - 200 MHz  
(3.0ns Clock-to-Data Access)  
ZBTTM Feature - No dead cycles between write and read  
TM  
◆
writes andreads.Thus,theyhavebeengiventhenameZBT ,orZero  
Bus Turnaround.  
cycles  
◆
Address and control signals are applied to the SRAM during one  
clockcycle,andtwocycles latertheassociateddatacycleoccurs,beit  
read or write.  
TheIDT71T75612/812containdataI/O,addressandcontrolsignal  
registers.Outputenableistheonlyasynchronoussignalandcanbeused  
todisabletheoutputsatanygiventime.  
AClockEnable CEN pinallows operationofthe IDT71T75612/812  
tobesuspendedaslongasnecessary.Allsynchronousinputsareignored  
when(CEN)ishighandtheinternaldeviceregisterswillholdtheirprevious  
values.  
There are three chip enable pins (CE1, CE2, CE2) that allow the  
usertodeselectthedevicewhendesired.Ifanyoneofthesethreeisnot  
assertedwhenADV/LDislow,nonewmemoryoperationcanbeinitiated.  
However,anypendingdatatransfers(readsorwrites)willbecompleted.  
Internally synchronized output buffer enable eliminates the  
need to control OE  
Single R/W (READ/WRITE) control pin  
Positive clock-edge triggered address, data, and control  
signal registers for fully pipelined applications  
4-word burst capability (interleaved or linear)  
Individual byte write (BW1 - BW4) control (May tie active)  
Three chip enables for simple depth expansion  
2.5V power supply (±5%)  
2.5V I/O Supply (VDDQ)  
Power down controlled by ZZ input  
Packaged in a JEDEC standard 100-pin plastic thin quad  
◆
◆
◆
◆
◆
◆
◆
◆
◆
flatpack (TQFP), 119 ball grid array (BGA)  
PinDescriptionSummary  
A0-A19  
Address Inputs  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Output  
Input  
I/O  
Synchronous  
Synchronous  
Asynchronous  
Synchronous  
Synchronous  
Synchronous  
N/A  
Chip Enables  
1
2
2
CE , CE , CE  
Output Enable  
OE  
R/W  
CEN  
Read/Write Signal  
Clock Enable  
Individual Byte Write Selects  
Clock  
1
2
3
4
BW , BW , BW , BW  
CLK  
ADV/LD  
LBO  
TMS  
TDI  
Advance burst address / Load new address  
Linear / Interleaved Burst Order  
Test Mode Select  
Test Data Input  
Synchronous  
Static  
N/A  
N/A  
TCK  
TDO  
ZZ  
Test Clock  
N/A  
Test Data Input  
N/A  
Sleep Mode  
Synchronous  
Synchronous  
Static  
0
31  
P1  
P4  
I/O -I/O , I/O -I/O  
Data Input / Output  
Core Power, I/O Power  
Ground  
DD DDQ  
V , V  
Supply  
Supply  
SS  
V
Static  
5318 tbl 01  
ZBT and Zero Bus Turnaround are trademarks of Integrated Device Technology, Inc. and the architecture is supported by Micron Technology and Motorola, Inc.  
OCTOBER 2001  
1
©2000IntegratedDeviceTechnology,Inc.  
DSC-5318/02  
1234567...23

中文翻译

下载PDF

与IDT71T75612S200PF相关器件

型号 品牌 获取价格 描述 数据表
IDT71T75702 IDT

获取价格

 		512K x 36, 1M x 18 2.5V Synchronous ZBT SRAMs 2.5V I/O, Burst Counter Flow-Through Outputs
IDT71T75702_09 IDT

获取价格

 		Synchronous ZBT SRAMs
IDT71T7570275BG IDT

获取价格

 		Synchronous ZBT SRAMs
IDT71T7570275BGI IDT

获取价格

 		Synchronous ZBT SRAMs
IDT71T7570275PF IDT

获取价格

 		Synchronous ZBT SRAMs
IDT71T7570275PFI IDT

获取价格

 		Synchronous ZBT SRAMs
IDT71T7570280BG IDT

获取价格

 		Synchronous ZBT SRAMs
IDT71T7570280BGI IDT

获取价格

 		Synchronous ZBT SRAMs
IDT71T7570280PF IDT

获取价格

 		Synchronous ZBT SRAMs
IDT71T7570280PFI IDT

获取价格

 		Synchronous ZBT SRAMs

与IDT71T75612S200PF相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证