5秒后页面跳转
捷配首页

Datasheet > ICS932S200BG
ICS932S200BG PDF预览

ICS932S200BG

更新时间： 2024-01-19 10:54:09
品牌 Logo 应用领域
艾迪悌 - IDT 时钟光电二极管外围集成电路晶体
页数 文件大小 规格书
14页 130K
描述
Processor Specific Clock Generator, 133MHz, PDSO56, 6.10 MM, 0.50 MM PITCH, TSSOP-56

阅读下载

中文翻译

获取价格

ICS932S200BG 技术参数

是否Rohs认证：不符合生命周期：Obsolete
零件包装代码：TSSOP包装说明：6.10 MM, 0.50 MM PITCH, TSSOP-56
针数：56Reach Compliance Code：not_compliant
ECCN代码：EAR99HTS代码：8542.39.00.01
风险等级：5.92Is Samacsys：N
JESD-30 代码：R-PDSO-G56JESD-609代码：e0
长度：14 mm湿度敏感等级：1
端子数量：56最高工作温度：70 °C
最低工作温度：最大输出时钟频率：133 MHz
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：240主时钟/晶体标称频率：16 MHz
认证状态：Not Qualified座面最大高度：1.2 mm
最大供电电压：3.465 V最小供电电压：3.135 V
标称供电电压：3.3 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：Tin/Lead (Sn85Pb15)端子形式：GULL WING
端子节距：0.5 mm端子位置：DUAL
处于峰值回流温度下的最长时间：20宽度：6.1 mm
uPs/uCs/外围集成电路类型：CLOCK GENERATOR, PROCESSOR SPECIFICBase Number Matches：1

ICS932S200BG 数据手册

 浏览型号ICS932S200BG的Datasheet PDF文件第2页浏览型号ICS932S200BG的Datasheet PDF文件第3页浏览型号ICS932S200BG的Datasheet PDF文件第4页浏览型号ICS932S200BG的Datasheet PDF文件第5页浏览型号ICS932S200BG的Datasheet PDF文件第6页浏览型号ICS932S200BG的Datasheet PDF文件第7页 
ICS932S200  
Integrated  
Circuit  
Systems, Inc.  
Frequency Timing Generator for Dual Server/Workstation Systems  
General Description  
Features  
•
Generates the following system clocks:  
- 6 CPU clocks ( 2.5V, 100/133MHz)  
- 6 PCI clocks, including 1 free running(3.3V,  
33MHz)  
The ICS932S200 is a dual CPU clock generator for  
serverworks HE-T, HE-SL-T, LE-T chipsets for P III type  
processors in a Dual-CPU system. Single ended CPU  
clocks provide faster than 1.5V/ns transition times by  
parallel connection of 2 CPU pins to each processor.  
- 3 IOAPIC clocks (2.5V, 16.67MHz)  
- 2 Fixed frequency 66MHz clocks(3.3V, 66MHz)  
- 2 REF clocks(3.3V, 14.318MHz)  
- 1 USB clock (3.3V, 48MHz)  
Spread Spectrum may be enabled by driving the  
SPREAD# pin active. Spread spectrum typically  
reduces system EMI by 8dB to 10dB. This simplifies  
EMI qualification without resorting to board design  
iterations or costly shielding.The ICS932S200 employs  
a proprietary closed loop design, which tightly controls  
the percentage of spreading over process and  
temperaturevariations.  
•
•
•
Efficient power management through PD#,  
CPU_STOP#andPCI_STOP#.  
0.5% typical down spread modulation on CPU, PCI,  
IOAPIC and 3V66 output clocks.  
Uses external 14.318MHz crystal.  
Key Specification:  
•
•
•
•
•
•
•
•
•
•
CPU Output Jitter: 150ps  
IOAPIC Output Jitter: 250ps  
3V66, PCI Output Jitter: 250ps  
CPU Output Skew: <175ps  
PCI Output Skew: <500ps  
Pin Configuration  
3V66 Output Skew <250ps  
GND  
REF0  
REF1  
VDD  
X1  
X2  
GND  
GND  
1
2
3
4
5
6
7
8
9
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
25  
26  
27  
28  
56  
55  
54  
53  
52  
51  
50  
49  
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
VDDL  
IOAPIC2  
IOAPIC1  
IOAPIC0  
GND  
IOAPIC Output Skew <250ps  
CPU to 3V66 Output Offset: 0 - 1.5ns (CPU leads)  
CPU to PCI Output Offset: 1.5 - 4.0ns (CPU leads)  
CPU to APIC Output Offset: 1.5 - 4.0ns (CPU  
leads)  
VDDL  
CPUCLK5  
CPUCLK4  
GND  
PCICLK_F  
VDD  
PCICLK0  
PCICLK1  
GND  
PCICLK2  
PCICLK3  
VDD  
VDDL  
CPUCLK3  
CPUCLK2  
GND  
Block Diagram  
VDDL  
CPUCLK1  
CPUCLK0  
GND  
VDD  
GND  
PCI_STOP#  
CPU_STOP#  
PD#  
SPREAD#  
SEL1  
PLL2  
48MHz  
VDD  
PCICLK4  
GND  
X1  
X2  
XTAL  
OSC  
REF (1:0)  
GND  
GND  
VDD  
VDD  
2
PLL1  
Spread  
CPU  
DIVDER  
CPUCLK (5:0)  
6
GND  
Spectrum  
3V66_0  
3V66_1  
VDD  
SEL0  
VDD  
48MHz  
GND  
IOAPIC  
DIVDER  
IOAPIC (2:0)  
3
5
SEL 133/100#  
PD#  
PCI_STOP#  
CPU_STOP#  
SPREAD#  
Control  
Logic  
PCI  
DIVDER  
Stop  
PCICLK (4:0)  
PCICLK_F  
56-pin 300 mil SSOP  
56-pin 240 mil TSSOP  
SEL 133/100#  
SEL0  
3V66  
DIVDER  
3V66 (1:0)  
Config.  
Reg.  
2
SEL1  
0427C—07/03/02  
1234567...14

中文翻译

下载PDF

与ICS932S200BG相关器件

型号 品牌 获取价格 描述 数据表
ICS932S200BGT IDT

获取价格

 		Processor Specific Clock Generator, 133MHz, PDSO56, 6.10 MM, 0.50 MM PITCH, TSSOP-56
ICS932S200BG-T IDT

获取价格

 		133MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56, 6.10 MM, 0.50 MM PITCH, TSSOP-56
ICS932S200G-T IDT

获取价格

 		Clock Generator, PDSO56
ICS932S200YFLF-T IDT

获取价格

 		Processor Specific Clock Generator, 133MHz, PDSO56, 0.300 INCH, SSOP-56
ICS932S200YF-T ICSI

获取价格

 		Frequency Timing Generator for Dual Server/Workstation Systems
ICS932S200YGLF-T IDT

获取价格

 		Processor Specific Clock Generator, 133MHz, PDSO56, 6.10 MM, 0.50 MM PITCH, TSSOP-56
ICS932S200YG-T ICSI

获取价格

 		Frequency Timing Generator for Dual Server/Workstation Systems
ICS932S202 ICSI

获取价格

 		Frequency Timing Generator for Differential PIIIType Dual-CPU Systems
ICS932S203 IDT

获取价格

 		Frequency Generator with 133MHz Differential CPU Clocks
ICS932S203 ICSI

获取价格

 		Frequency Generator with 133MHz Differential CPU Clocks

与ICS932S200BG相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证