5秒后页面跳转
捷配首页

Datasheet > ICS9248YG-189LF-T
ICS9248YG-189LF-T PDF预览

ICS9248YG-189LF-T

更新时间： 2024-11-13 21:17:55
品牌 Logo 应用领域
艾迪悌 - IDT 时钟光电二极管外围集成电路晶体
页数 文件大小 规格书
15页 236K
描述
Processor Specific Clock Generator, 133.33MHz, PDSO48, 6.10 MM, 0.50 MM PITCH, TSSOP-48

阅读下载

中文翻译

获取价格

ICS9248YG-189LF-T 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：TSSOP
包装说明：TSSOP,针数：48
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：5.72
JESD-30 代码：R-PDSO-G48JESD-609代码：e3
长度：12.5 mm端子数量：48
最高工作温度：70 °C最低工作温度：
最大输出时钟频率：133.33 MHz封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH峰值回流温度（摄氏度）：260
主时钟/晶体标称频率：16 MHz认证状态：Not Qualified
座面最大高度：1.2 mm最大供电电压：3.465 V
最小供电电压：3.135 V标称供电电压：3.3 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：Matte Tin (Sn)
端子形式：GULL WING端子节距：0.5 mm
端子位置：DUAL处于峰值回流温度下的最长时间：30
宽度：6.1 mmuPs/uCs/外围集成电路类型：CLOCK GENERATOR, PROCESSOR SPECIFIC
Base Number Matches：1

ICS9248YG-189LF-T 数据手册

 浏览型号ICS9248YG-189LF-T的Datasheet PDF文件第2页浏览型号ICS9248YG-189LF-T的Datasheet PDF文件第3页浏览型号ICS9248YG-189LF-T的Datasheet PDF文件第4页浏览型号ICS9248YG-189LF-T的Datasheet PDF文件第5页浏览型号ICS9248YG-189LF-T的Datasheet PDF文件第6页浏览型号ICS9248YG-189LF-T的Datasheet PDF文件第7页 
ICS9248-189  
Integrated  
Circuit  
Systems, Inc.  
Advance Information  
AMD - K7™ Clock Generator for Mobile System  
RecommendedApplication:  
VIA K7/KN/KX-133 style chipset  
Pin Configuration  
Output Features:  
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
28  
27  
26  
25  
VDDREF  
X1  
1
2
3
4
5
6
7
8
9
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
REF01  
REF  
REF2/FS3*  
GND  
GND  
VDD  
1
•
•
•
•
•
•
•
1 - Differential pair open drain CPU clocks  
1 - CPU clock @ 3.3V  
7 - SDRAM @ 3.3V  
8 - PCI @ 3.3V,  
1 - 48MHz, @ 3.3V fixed  
1 - 24/48MHz @ 3.3V  
X2  
*FS2/PCICLK_F  
*FS1/PCICLK0  
VDDPCI  
GND  
PCICLK1  
PCICLK2  
PCICLK3  
PCICLK4  
PCICLK5  
GND  
VDDPCI  
CPUCLK_CS  
CPUCLKT02  
CPUCLKC02  
CPU_STOP#*  
CLK_STOP#*/PD#  
SDRAM0  
SDRAM1  
VDDSDR  
GND  
SDRAM2  
SDRAM3  
GND  
VDDSDR  
SDRAM4  
SDRAM5  
SDRAM_F  
SCLK  
3 - REF @ 3.3V, 14.318MHz.  
Features:  
•
•
Up to 166MHz frequency support  
PCICLK6  
Support power management via hardware select CPU  
stop, CLOCK stop, PCI stop, and SDRAM stop  
*SDRAM_STOP#  
*PCI_STOP#  
BUFFER_IN  
AVDD  
•
•
Support power management via I2C programing  
Spread spectrum for EMI control  
GND  
GND  
(
ꢀ.2ꢁ5 to ꢀ.ꢀ65 center, or ꢀ to -ꢀ.ꢁ5 or -1.ꢀ5 down  
spread)  
*FS0/48MHZ  
*SEL24_48#/24_48MHz  
VDD48  
•
Uses external 14.318MHz crystal  
SDATA  
Key Specifications:  
•
•
•
•
CPU - CPU Skew: <17ꢁps  
CPU - SDRAM Skew: 12ꢁps  
CPU - PCI Skew: 1ꢀꢀps  
PCI - PCI Skew: <ꢁꢀꢀps  
48-Pin 300mil SSOP & 240milTSSOP  
*
Internal Pull-up Resistor of 120K to VDD  
These outputs have double strength to drive 2 loads.  
These outputs can be set to 1X or 1.5X strength  
through I2C  
1
2
Functionality  
Block Diagram  
FS2  
0
FS1  
0
FS0  
0
CPU  
PCI  
33.33  
33.33  
Spread Percentage  
+/- 0.35% Center Spread  
+/- 0.35% Center Spread  
PLL2  
48MHz  
100.00  
133.33  
100.00  
133.33  
100.00  
133.33  
100.00  
133.33  
24_48MHz  
0
0
1
/ 2  
0
1
0
33.33 0 to - 0.5% Down Spread  
33.33 0 to - 0.5% Down Spread  
REF (2:0)  
X1  
X2  
XTAL  
OSC  
3
0
1
1
1
0
0
33.33  
33.33  
33.33  
33.33  
+/- 0.6% Center Spread  
+/- 0.6% Center Spread  
No Spread  
PLL1  
Spread  
Spectrum  
CPU  
DIVDER  
1
0
1
Stop  
CPUCLK_CS  
1
1
0
CPUCLKT0  
CPUCLKC0  
1
1
1
No Spread  
Note: For a complete functionality table please see table in  
page 3.  
SEL24_48#  
SDATA  
PCI  
DIVDER  
Stop  
Stop  
PCICLK (6:0)  
PCICLK_F  
Control  
Logic  
7
6
SCLK  
FS (3:0)  
Power Groups  
PD#  
SDRAM  
DIVIDER  
SDRAM (5:0)  
SDRAM_F  
CPU_STOP#  
CLK_STOP#  
PCI_STOP#  
SDRAM_STOP#  
BUFFER_IN  
VDD48 = 48MHz, Fixed PLL  
VDDA = VDD for Core PLL  
VDDREF = REF, Xtal  
Config.  
Reg.  
ADVANCE INFORMATION documents contain information on products  
in the formative or design phase development. Characteristic data and  
other specifications are design goals. ICS reserves the right to change or  
discontinue these products without notice.  
9248-189 Rev - 08/10/01  
Third party brands and names are the property of their respective owners.  
1234567...15

中文翻译

下载PDF

与ICS9248YG-189LF-T相关器件

型号 品牌 获取价格 描述 数据表
ICS9248YG-189-T IDT

获取价格

 		Processor Specific Clock Generator, 133.33MHz, PDSO48, 6.10 MM, 0.50 MM PITCH, TSSOP-48
ICS9248YG-192LF-T IDT

获取价格

 		Processor Specific Clock Generator, 66.6MHz, PDSO28, 4.40 MM, 0.65 MM PITCH, MO-153, TSSOP
ICS9248YG-192-T ICSI

获取价格

 		Frequency Timing Generator for Transmeta Systems
ICS9248YG-195LF-T ICSI

获取价格

 		Frequency Generator & Integrated Buffers for PENTIUM II/III & K6
ICS9248YG-50 ETC

获取价格

 		Peripheral IC
ICS9248YG-50T ETC

获取价格

 		Peripheral IC
ICS9248YG-50-T ICSI

获取价格

 		Frequency Timing Generator for Pentium II Systems
ICS9248YG-56LF-T IDT

获取价格

 		Processor Specific Clock Generator, 100MHz, PDSO28, 4.40 MM, 0.65 MM PITCH, TSSOP-28
ICS9248YG-56-T ICSI

获取价格

 		Frequency Timing Generator for Pentium II Systems
ICS9248YG-92 ICSI

获取价格

 		Mobile Pentium IITM System Clock Chip

与ICS9248YG-189LF-T相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证