Datasheet > ICS527R-03LF

ICS527R-03LF

更新时间： 2024-11-06 15:34:35

品牌	Logo	应用领域
艾迪悌 - IDT		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
9页	154K
描述
PLL Based Clock Driver, 1 True Output(s), 1 Inverted Output(s), CMOS, PDSO28, 0.150 INCH, 0.025 MM PITCH, SSOP-28

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ICS527R-03LF 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	SSOP
包装说明：	0.150 INCH, 0.025 MM PITCH, SSOP-28	针数：	28
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.73	输入调节：	STANDARD
JESD-30 代码：	R-PDSO-G28	JESD-609代码：	e3
长度：	9.9 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
功能数量：	1	反相输出次数：	1
端子数量：	28	实输出次数：	1
最高工作温度：	70 °C	最低工作温度：
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	SSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
认证状态：	Not Qualified	座面最大高度：	1.75 mm
最大供电电压 (Vsup)：	3.45 V	最小供电电压 (Vsup)：	3.15 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	MATTE TIN	端子形式：	GULL WING
端子节距：	0.635 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	3.9 mm
最小 fmax：	160 MHz	Base Number Matches：	1

ICS527R-03LF 数据手册

DATASHEET

CLOCK SLICER USER CONFIGURABLE PECL OUTPUT ZDB

ICS527-03

Description

Features

The ICS527-03 is the most flexible way to generate an

output clock from an input clock with zero skew. The

user can easily configure the device to produce nearly

any output clock that is multiplied or divided from the

input clock. The part supports non-integer

multiplications and divisions. Using Phase-Locked

Loop (PLL) techniques, the device accepts an input

clock up to 200 MHz and produces an output clock up

to 160 MHz.

• Packaged as 28 pin SSOP, Pb free (150 mil body)

• Synchronizes fractional clocks rising edges

• CMOS in to PECL out

• Pin selectable dividers

• Zero input to output skew

• User determines the output frequency - no software

needed

• Slices frequency or period

• Input clock frequency of 1.5 MHz to 200 MHz

• Output clock frequencies from 2.5 MHz to 160 MHz

• Very low jitter

The ICS527-03 aligns rising edges on CLKIN with

FBPECL at a ratio determined by the reference and

feedback dividers.

• Duty cycle of 45/55

• Operating voltage of 3.3 V

For a PECL input and output clock with zero delay, use

the ICS527-04.

• Advanced, low power CMOS process

Block Diagram

R6:R0

VDD

68 ohm

Divide

by 2

Reference

Divider

CLKIN

PECL

180 ohm

Phase Comparator,

Charge Pump, and

Loop Filter

Output

Divider

VCO

VDD

Divide

by 2

68 ohm

FBPECL

Feedback

Divider

PECL

180 ohm

GND

DIV2

PDTS

F6:F0

S1:S0

IDT™ / ICS™ CLOCK SLICER USER CONFIGURABLE PECL OUTPUT ZDB 1

ICS527-03

REV E 051310

12 3 4 5 6 7...9

中文翻译

下载PDF

与ICS527R-03LF相关器件

型号	品牌	获取价格	描述	数据表
ICS527R-03LFT	IDT	获取价格	PLL Based Clock Driver, 1 True Output(s), 1 Inverted Output(s), CMOS, PDSO28, 0.150 INCH,
ICS527R-03T	ICSI	获取价格	Clock Slicer User Configurable PECL Output Zero Delay Buffer
ICS527R-04	ICSI	获取价格	Clock Slicer User Configurable PECL input Zero Delay Buffer
ICS527R-04LF	IDT	获取价格	PLL Based Clock Driver, 527 Series, 1 True Output(s), 0 Inverted Output(s), CMOS, PDSO28,
ICS527R-04T	ICSI	获取价格	Clock Slicer User Configurable PECL input Zero Delay Buffer
ICS5300-1V44	IDT	获取价格	Palette DAC, MOS, PQCC44, PLASTIC, LCC-44
ICS5300-1V44-LF	IDT	获取价格	Palette DAC, MOS, PQCC44, PLASTIC, LCC-44
ICS5300-2V44	IDT	获取价格	Palette DAC, MOS, PQCC44, PLASTIC, LCC-44
ICS5300-2V44-LF	IDT	获取价格	Palette DAC, MOS, PQCC44, PLASTIC, LCC-44
ICS5300-3V44-LF	IDT	获取价格	Palette DAC, MOS, PQCC44, PLASTIC, LCC-44

与ICS527R-03LF相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

14
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

12
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

36
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

33

产品中心

服务支持

精选活动

关于我们

帮助中心

ICS527R-03LF

ICS527R-03LF 技术参数

ICS527R-03LF 数据手册

与ICS527R-03LF相关器件

与ICS527R-03LF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ICS527R-03LF

ICS527R-03LF 技术参数

ICS527R-03LF 数据手册

与ICS527R-03LF相关器件

与ICS527R-03LF相关文章

您还可以找

您在本页遇到什么问题？