Datasheet > IBM041840QLAD-6

IBM041840QLAD-6

更新时间： 2024-01-04 02:54:43

品牌	Logo	应用领域
国际商业机器公司 - IBM		静态存储器内存集成电路
页数	文件大小	规格书
25页	185K
描述
Standard SRAM, 256KX18, 7.5ns, CMOS, PBGA119, BGA-119

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IBM041840QLAD-6 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Lifetime Buy	零件包装代码：	BGA
包装说明：	BGA, BGA119,7X17,50	针数：	119
Reach Compliance Code：	unknown	ECCN代码：	3A991.B.2.A
HTS代码：	8542.32.00.41	风险等级：	5.55
最长访问时间：	7.5 ns	I/O 类型：	COMMON
JESD-30 代码：	R-PBGA-B119	JESD-609代码：	e0
长度：	22 mm	内存密度：	4718592 bit
内存集成电路类型：	STANDARD SRAM	内存宽度：	18
功能数量：	1	端子数量：	119
字数：	262144 words	字数代码：	256000
工作模式：	SYNCHRONOUS	最高工作温度：	85 °C
最低工作温度：		组织：	256KX18
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	BGA	封装等效代码：	BGA119,7X17,50
封装形状：	RECTANGULAR	封装形式：	GRID ARRAY
并行/串行：	PARALLEL	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	1.5,3.3 V	认证状态：	Not Qualified
座面最大高度：	2.679 mm	最大待机电流：	0.15 A
最小待机电流：	3.14 V	子类别：	SRAMs
最大压摆率：	0.525 mA	最大供电电压 (Vsup)：	3.465 V
最小供电电压 (Vsup)：	3.135 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	OTHER	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	BALL	端子节距：	1.27 mm
端子位置：	BOTTOM	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	14 mm	Base Number Matches：	1

IBM041840QLAD-6 数据手册

IBM041840QLAD

IBM043640QLAD

Preliminary

Features

128K x 36 & 256K x 18 SRAM

• Common I/O

• 128K x 36 or 256K x 18 Organizations

• CMOS Technology

• Asynchronous Output Enable and Power Down

Inputs

• Synchronous Flow-Thru Mode Of Operation

with Self-Timed Late Write

• Boundary Scan using limited set of JTAG 1149.1

functions

• Dual Differential Input and Output Clocks

• Byte Write Capability & Global Write Enable

• +3.3V Power Supply, 1.5V V

Ground

, V

REF

DDQ

• 7 x 17 Bump Ball Grid Array Package with

SRAM JEDEC Standard Pinout and Boundary

SCAN Order

• HSTL Input and Output levels

• Registered Addresses, Write Enables, Sync

Select and Data Ins

• Programmable Impedance Output Drivers

Description

The IBM041840QLAD and IBM043640QLAD 4Mb

SRAMS are Synchronous Flow-Thru Mode, high

performance CMOS Static Random Access Memo-

ries that are versatile, wide I/O, and achieve 4.5ns

cycle time. Dual differential K clocks are used to ini-

tiate the read/write operation, and all internal opera-

tions are self-timed. At the rising edge of the K

Clock, all Addresses, Write-Enables, Sync Select,

and Data Ins are registered internally. Differential

clocks C and C are used to control the Output Data

hold time by allowing output data to change after the

rising edge of the C clock. An internal Write buffer

allows write data to follow one cycle after addresses

and controls. The chip is operated with a +3.3V

power supply, output power supply compatible with

1.5V, and is also compatible with HSTL I/O inter-

faces.

Use is further subject to the provisions at the end of this document.

50H5021

Revised 2/99

Page 1 of 25

12 3 4 5 6 7...25

下载PDF

与IBM041840QLAD-6相关器件

型号	品牌	描述	获取价格	数据表
IBM041841QLAA-5	ETC	x18 Fast Synchronous SRAM	获取价格
IBM041841QLAA-6	ETC	x18 Fast Synchronous SRAM	获取价格
IBM041841QLAA-7	ETC	x18 Fast Synchronous SRAM	获取价格
IBM041841RLAA-5	ETC	x18 Fast Synchronous SRAM	获取价格
IBM041841RLAA-6	ETC	x18 Fast Synchronous SRAM	获取价格
IBM041841RLAA-7	ETC	x18 Fast Synchronous SRAM	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

IBM041840QLAD-6

IBM041840QLAD-6 技术参数

IBM041840QLAD-6 数据手册

与IBM041840QLAD-6相关器件

与IBM041840QLAD-6相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IBM041840QLAD-6

IBM041840QLAD-6 技术参数

IBM041840QLAD-6 数据手册

与IBM041840QLAD-6相关器件

与IBM041840QLAD-6相关文章

您还可以找

您在本页遇到什么问题？