HY5V66GF

更新时间： 2024-01-10 19:55:43

品牌	Logo	应用领域
海力士 - HYNIX		动态存储器
页数	文件大小	规格书
11页	205K
描述
4 Banks x 1M x 16Bit Synchronous DRAM

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HY5V66GF 技术参数

生命周期：	Obsolete	零件包装代码：	BGA
包装说明：	VFBGA, BGA60,7X15,25	针数：	60
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8542.32.00.02	风险等级：	5.84
访问模式：	FOUR BANK PAGE BURST	最长访问时间：	6 ns
其他特性：	AUTO/SELF REFRESH	最大时钟频率 (fCLK)：	100 MHz
I/O 类型：	COMMON	交错的突发长度：	1,2,4,8
JESD-30 代码：	R-PBGA-B60	JESD-609代码：	e1
长度：	10.1 mm	内存密度：	67108864 bit
内存集成电路类型：	SYNCHRONOUS DRAM	内存宽度：	16
功能数量：	1	端口数量：	1
端子数量：	60	字数：	4194304 words
字数代码：	4000000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	4MX16	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	VFBGA
封装等效代码：	BGA60,7X15,25	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY, VERY THIN PROFILE, FINE PITCH	电源：	3.3 V
认证状态：	Not Qualified	刷新周期：	4096
座面最大高度：	1 mm	自我刷新：	YES
连续突发长度：	1,2,4,8,FP	最大待机电流：	0.002 A
子类别：	DRAMs	最大压摆率：	0.16 mA
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	TIN SILVER COPPER	端子形式：	BALL
端子节距：	0.65 mm	端子位置：	BOTTOM
宽度：	6.4 mm	Base Number Matches：	1

HY5V66GF 数据手册

HY5V66GF

4 Banks x 1M x 16Bit Synchronous DRAM

DESCRIPTION

The Hyundai HY5V66GF is a 67,108,864-bit CMOS Synchronous DRAM, ideally suited for the main memory applications which

require large memory density and high bandwidth. HY5V66GF is organized as 4banks of 1,048,576x16.

HY5V66GF is offering fully synchronous operation referenced to a positive edge of the clock. All inputs and outputs are synchronized

with the rising edge of the clock input. The data paths are internally pipelined to achieve very high bandwidth. All input and output volt-

age levels are compatible with LVTTL.

Programmable options include the length of pipeline (Read latency of 2 or 3), the number of consecutive read or write cycles initiated

by a single control command (Burst length of 1,2,4,8 or Full page), and the burst count sequence(sequential or interleave). A burst of

read or write cycles in progress can be terminated by a burst terminate command or can be interrupted and replaced by a new burst

read or write command on any cycle. (This pipelined design is not restricted by a `2N` rule.)

FEATURES

Single 3.3±0.3V power supply ^Note)

•

Auto refresh and self refresh

•

4096 refresh cycles / 64ms

All device pins are compatible with LVTTL interface

Programmable Burst Length and Burst Type

- 1, 2, 4, 8 or Full page for Sequential Burst

- 1, 2, 4 or 8 for Interleave Burst

JEDEC standard 60Ball FD-BGA with 0.65mm of

pin pitch

•

All inputs and outputs referenced to positive edge of

system clock

•

Programmable CAS Latency ; 2, 3 Clocks

•

Data mask function by UDQM or LDQM

Internal four banks operation

ORDERING INFORMATION

Part No.

Clock Frequency

Power

Organization

Interface

Package

HY5V66GF-H

HY5V66GF-P

133MHz

100MHz

4Banks x 1Mbits

x16

10.1x 6.4 60Ball 0.65

Pin -pitch FD-BGA

Normal

LVTTL

This document is a general product description and is subject to change without notice. Hyundai Electronics does not assume any responsibility for use of

circuits described. No patent licenses are implied.

Rev. 0.4/Nov. 01

12 3 4 5 6 7...11

下载PDF

与HY5V66GF相关器件

型号	品牌	描述	获取价格	数据表
HY5V66GF-H	HYNIX	4 Banks x 1M x 16Bit Synchronous DRAM	获取价格
HY5V66GF-P	HYNIX	4 Banks x 1M x 16Bit Synchronous DRAM	获取价格
HY5V72DLM-H	HYNIX	Synchronous DRAM, 16MX32, 5.4ns, CMOS, PBGA90, 0.80 MM PITCH, FBGA-90	获取价格
HY5V72DLMP-H	HYNIX	Synchronous DRAM, 16MX32, 5.4ns, CMOS, PBGA90, 0.80 MM PITCH, LEAD FREE, FBGA-90	获取价格
HY5V72DLMP-P	HYNIX	Synchronous DRAM, 16MX32, 6ns, CMOS, PBGA90, 0.80 MM PITCH, LEAD FREE, FBGA-90	获取价格
HY5V72DM-H	HYNIX	DRAM	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

HY5V66GF

HY5V66GF 技术参数

HY5V66GF 数据手册

与HY5V66GF相关器件

与HY5V66GF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

HY5V66GF

HY5V66GF 技术参数

HY5V66GF 数据手册

与HY5V66GF相关器件

与HY5V66GF相关文章

您还可以找

您在本页遇到什么问题？