Datasheet > HY5V28CLF-K

HY5V28CLF-K

更新时间： 2024-02-16 05:23:51

品牌	Logo	应用领域
其他 - ETC		内存集成电路动态存储器时钟
页数	文件大小	规格书
14页	117K
描述
x8 SDRAM

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HY5V28CLF-K 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	BGA	包装说明：	TFBGA, BGA54,9X9,32
针数：	54	Reach Compliance Code：	compliant
ECCN代码：	EAR99	HTS代码：	8542.32.00.02
风险等级：	5.92	访问模式：	FOUR BANK PAGE BURST
最长访问时间：	6 ns	其他特性：	AUTO/SELF REFRESH
最大时钟频率 (fCLK)：	100 MHz	I/O 类型：	COMMON
交错的突发长度：	1,2,4,8	JESD-30 代码：	R-PBGA-B54
长度：	10.5 mm	内存密度：	134217728 bit
内存集成电路类型：	SYNCHRONOUS DRAM	内存宽度：	8
功能数量：	1	端口数量：	1
端子数量：	54	字数：	16777216 words
字数代码：	16000000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	16MX8	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TFBGA
封装等效代码：	BGA54,9X9,32	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY, THIN PROFILE, FINE PITCH	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	3.3 V	认证状态：	Not Qualified
刷新周期：	4096	座面最大高度：	1.07 mm
自我刷新：	YES	连续突发长度：	1,2,4,8,FP
最大待机电流：	0.001 A	子类别：	DRAMs
最大压摆率：	0.2 mA	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子形式：	BALL
端子节距：	0.8 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	8.3 mm
Base Number Matches：	1

HY5V28CLF-K 数据手册

HY5V28C(L)F

DC CHARACTERISTICS II (TA=0 to 70°C, VDD=3.3±0.3V, VSS=0V)

Speed

Parameter

Symbol

Test Condition

Unit Note

-6

-K

-H

-8

-P

-S

Burst length=1, One bank active

tRC ≥ tRC(min), IOL=0mA

Operating Current

IDD1

120

110

100

IDD2P

CKE ≤ VIL(max), tCK = 15ns

Precharge Standby Current

in Power Down Mode

IDD2PS CKE ≤ VIL(max), tCK = ∞

CKE ≥ VIH(min), CS ≥ VIH(min), tCK = 15ns

IDD2N

Input signals are changed one time during

30ns. All other Balls ≥ VDD-0.2V or ≤ 0.2V

Precharge Standby Current

in Non Power Down Mode

CKE ≥ VIH(min), tCK = ∞

Input signals are stable.

IDD2NS

IDD3P

CKE ≤ VIL(max), tCK = 15ns

Active Standby Current

in Power Down Mode

IDD3PS CKE ≤ VIL(max), tCK = ∞

CKE ≥ VIH(min), CS ≥ VIH(min), tCK = 15ns

IDD3N

Input signals are changed one time during

30ns. All other Balls ≥ VDD-0.2V or ≤ 0.2V

Active Standby Current

in Non Power Down Mode

CKE ≥ VIH(min), tCK = ∞

Input signals are stable.

IDD3NS

CL=3

140

150

240

120

130

220

120

130

220

120

130

200

110

200

110

200

Burst Mode Operating

Current

tCK ≥ tCK(min), IOL=0mA

IDD4

IDD5

IDD6

All banks active

CL=2

Auto Refresh Current

Self Refresh Current

tRRC ≥ tRRC(min), All banks active

CKE ≤ 0.2V

800

Note :

1.IDD1 and IDD4 depend on output loading and cycle rates. Specified values are measured with the output open.

2.Min. of tRRC (Refresh RAS cycle time) is applied to HY5V28C(L)F-6/K/H/8/P/S which are listed on AC characteristic II.

3.HY5V28CF-6/K/H/8/P/S

4.HY5V28CLF-6/K/H/8/P/S

Rev. 0.1/Sep.01

1...4 5 678 9 10...14

下载PDF

与HY5V28CLF-K相关器件

型号	品牌	描述	获取价格	数据表
HY5V28CLF-P	ETC	x8 SDRAM	获取价格
HY5V28CLF-S	ETC	x8 SDRAM	获取价格
HY5V52AF-6	HYNIX	Synchronous DRAM, 8MX32, 5.4ns, CMOS, PBGA90, 8 X 13 MM, 1.10 MM HEIGHT, 0.80 MM PITCH, FB	获取价格
HY5V52AF-H	HYNIX	Synchronous DRAM, 8MX32, 5.4ns, CMOS, PBGA90, 8 X 13 MM, 1.10 MM HEIGHT, 0.80 MM PITCH, FB	获取价格
HY5V52AFP-6	HYNIX	Synchronous DRAM, 8MX32, 5.4ns, CMOS, PBGA90, 8 X 13 MM, 1.10 MM HEIGHT, 0.80 MM PITCH, LE	获取价格
HY5V52AFP-6I	HYNIX	Synchronous DRAM, 8MX32, 5.4ns, CMOS, PBGA90	获取价格

与HY5V28CLF-K相关文章

VIPER22A的资料手册解读、引脚参数说明、代换型号推荐
2024-05-14

3
ADS1256的资料手册解读、采集电压范围、读数变化原因分析及实际测量遇到的问题
2024-05-14

5
MAX6675资料手册参数详解、引脚配置说明
2024-05-13

12
LM258引脚图及功能介绍、主要参数分析
2024-05-13

11

产品中心

服务支持

精选活动

关于我们

帮助中心

HY5V28CLF-K

HY5V28CLF-K 技术参数

HY5V28CLF-K 数据手册

与HY5V28CLF-K相关器件

与HY5V28CLF-K相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

HY5V28CLF-K

HY5V28CLF-K 技术参数

HY5V28CLF-K 数据手册

与HY5V28CLF-K相关器件

与HY5V28CLF-K相关文章

您还可以找

您在本页遇到什么问题？