5秒后页面跳转
捷配首页

Datasheet > GS8662T20AE-375
GS8662T20AE-375 PDF预览

GS8662T20AE-375

更新时间： 2024-11-25 05:15:15
品牌 Logo 应用领域
GSI 双倍数据速率静态存储器内存集成电路
页数 文件大小 规格书
31页 1057K
描述
DDR SRAM, 4MX18, 0.45ns, CMOS, PBGA165, 15 X 17 MM, 1 MM PITCH, FPBGA-165

阅读下载

中文翻译

获取价格

GS8662T20AE-375 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Active零件包装代码：BGA
包装说明：LBGA,针数：165
Reach Compliance Code：compliantECCN代码：3A991.B.2.B
HTS代码：8542.32.00.41风险等级：5.43
最长访问时间：0.45 nsJESD-30 代码：R-PBGA-B165
长度：17 mm内存密度：75497472 bit
内存集成电路类型：DDR SRAM内存宽度：18
功能数量：1端子数量：165
字数：4194304 words字数代码：4000000
工作模式：SYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：4MX18
封装主体材料：PLASTIC/EPOXY封装代码：LBGA
封装形状：RECTANGULAR封装形式：GRID ARRAY, LOW PROFILE
并行/串行：PARALLEL峰值回流温度（摄氏度）：NOT SPECIFIED
认证状态：Not Qualified座面最大高度：1.5 mm
最大供电电压 (Vsup)：1.9 V最小供电电压 (Vsup)：1.7 V
标称供电电压 (Vsup)：1.8 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子形式：BALL端子节距：1 mm
端子位置：BOTTOM处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：15 mmBase Number Matches：1

GS8662T20AE-375 数据手册

 浏览型号GS8662T20AE-375的Datasheet PDF文件第2页浏览型号GS8662T20AE-375的Datasheet PDF文件第3页浏览型号GS8662T20AE-375的Datasheet PDF文件第4页浏览型号GS8662T20AE-375的Datasheet PDF文件第5页浏览型号GS8662T20AE-375的Datasheet PDF文件第6页浏览型号GS8662T20AE-375的Datasheet PDF文件第7页 
Preliminary  
GS8662T20/38AE-450/400/375/333/300  
450 MHz–300 MHz  
165-Bump BGA  
Commercial Temp  
Industrial Temp  
72Mb SigmaCIO DDR-II+  
Burst of 2 SRAM  
1.8 V V  
DD  
1.8 V and 1.5 V I/O  
Features  
• 2.5 Clock Latency  
• Simultaneous Read and Write SigmaCIO™ Interface  
• Common I/O bus  
• JEDEC-standard pinout and package  
• Double Data Rate interface  
• Byte Write (x36 and x18) and Nybble Write (x8) function  
• Burst of 2 Read and Write  
• 1.8 V +100/–100 mV core power supply  
• 1.5 V or 1.8 V HSTL Interface  
• Pipelined read operation with self-timed Late Write  
• Fully coherent read and write pipelines  
• ZQ pin for programmable output drive strength  
• IEEE 1149.1 JTAG-compliant Boundary Scan  
• Pin-compatible with present 9Mb, 18Mb, 36Mb and future  
144Mb devices  
Bottom View  
165-Bump, 15 mm x 17 mm BGA  
• 165-bump, 15 mm x 17 mm, 1 mm bump pitch BGA package  
• RoHS-compliant 165-bump BGA package available  
1 mm Bump Pitch, 11 x 15 Bump Array  
SigmaCIO™ Family Overview  
Clocking and Addressing Schemes  
The GS8662T20/38AE are built in compliance with the  
SigmaCIO DDR-II+ SRAM pinout standard for Common I/O  
synchronous SRAMs. They are 75,497,472-bit (72Mb)  
SRAMs. The GS8662T20/38AE SigmaCIO SRAMs are just  
one element in a family of low power, low voltage HSTL I/O  
SRAMs designed to operate at the speeds needed to implement  
economical high performance networking systems.  
The GS8662T20/38AE SigmaCIO DDR-II+ SRAMs are  
synchronous devices. They employ two input register clock  
inputs, K and K. K and K are independent single-ended clock  
inputs, not differential inputs to a single differential clock input  
buffer.  
Common I/O x36 and x18 SigmaCIO DDR-II+ B2RAMs  
always transfer data in two packets. When a new address is  
loaded, A0 presets an internal 1 bit address counter. The  
counter increments by 1 (toggles) for each beat of a burst of  
two data transfer.  
Common I/O x8 SigmaCIO DDR-II+ B2 RAMs always  
transfer data in two packets. When a new address is loaded,  
the LSB is internally set to 0 for the first read or write transfer,  
and incremented by 1 for the next transfer. Because the LSB  
is tied off internally, the address field of a x8 SigmaCIO DDR-  
II+ B4 RAM is always one address pin less than the advertised  
index depth (e.g., the 4M x 18 has a 2048K addressable index).  
Parameter Synopsis  
-450  
-400  
-375  
-333  
3.3 ns  
0.45 ns  
-300  
3.0 ns  
0.45 ns  
tKHKH  
tKHQV  
2.22 ns  
0.45 ns  
2.5 ns  
2.67 ns  
0.45 ns  
0.45 ns  
Rev: 1.00b 10/2009  
1/31  
© 2008, GSI Technology  
Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.  
1234567...31

中文翻译

下载PDF

与GS8662T20AE-375相关器件

型号 品牌 获取价格 描述 数据表
GS8662T20AE-375I GSI

获取价格

 		DDR SRAM, 4MX18, 0.45ns, CMOS, PBGA165, 15 X 17 MM, 1 MM PITCH, FPBGA-165
GS8662T20AE-375IT GSI

获取价格

 		DDR SRAM, 4MX18, 0.45ns, CMOS, PBGA165, 15 X 17 MM, 1 MM PITCH, FPBGA-165
GS8662T20AE-375T GSI

获取价格

 		DDR SRAM, 4MX18, 0.45ns, CMOS, PBGA165, 15 X 17 MM, 1 MM PITCH, FPBGA-165
GS8662T20AE-400T GSI

获取价格

 		DDR SRAM, 4MX18, 0.45ns, CMOS, PBGA165, 15 X 17 MM, 1 MM PITCH, FPBGA-165
GS8662T20AE-450IT GSI

获取价格

 		DDR SRAM, 4MX18, 0.45ns, CMOS, PBGA165, 15 X 17 MM, 1 MM PITCH, FPBGA-165
GS8662T20AE-450T GSI

获取价格

 		DDR SRAM, 4MX18, 0.45ns, CMOS, PBGA165, 15 X 17 MM, 1 MM PITCH, FPBGA-165
GS8662T20AGE-300T GSI

获取价格

 		DDR SRAM, 4MX18, 0.45ns, CMOS, PBGA165, 15 X 17 MM, 1 MM PITCH, ROHS COMPLIANT, FPBGA-165
GS8662T20AGE-333 GSI

获取价格

 		DDR SRAM, 4MX18, 0.45ns, CMOS, PBGA165, 15 X 17 MM, 1 MM PITCH, ROHS COMPLIANT, FPBGA-165
GS8662T20AGE-375 GSI

获取价格

 		DDR SRAM, 4MX18, 0.45ns, CMOS, PBGA165, 15 X 17 MM, 1 MM PITCH, ROHS COMPLIANT, FPBGA-165
GS8662T20AGE-375I GSI

获取价格

 		DDR SRAM, 4MX18, 0.45ns, CMOS, PBGA165, 15 X 17 MM, 1 MM PITCH, ROHS COMPLIANT, FPBGA-165

与GS8662T20AE-375相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证