Datasheet > EPM7256BTC100-10N

EPM7256BTC100-10N

更新时间： 2024-02-12 16:49:59

品牌	Logo	应用领域
阿尔特拉 - ALTERA		时钟输入元件可编程逻辑
页数	文件大小	规格书
66页	436K
描述
EE PLD, 5ns, 256-Cell, CMOS, PQFP100, LEAD FREE, TQFP-100

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EPM7256BTC100-10N 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Transferred	零件包装代码：	QFP
包装说明：	LFQFP, TQFP100,.63SQ	针数：	100
Reach Compliance Code：	compliant	ECCN代码：	3A991
HTS代码：	8542.39.00.01	风险等级：	5.1
其他特性：	YES	最大时钟频率：	188.7 MHz
系统内可编程：	YES	JESD-30 代码：	S-PQFP-G100
JESD-609代码：	e3	JTAG BST：	YES
长度：	14 mm	湿度敏感等级：	3
专用输入次数：		I/O 线路数量：	84
宏单元数：	256	端子数量：	100
最高工作温度：	70 °C	最低工作温度：
组织：	0 DEDICATED INPUTS, 84 I/O	输出函数：	MACROCELL
封装主体材料：	PLASTIC/EPOXY	封装代码：	LFQFP
封装等效代码：	TQFP100,.63SQ	封装形状：	SQUARE
封装形式：	FLATPACK, LOW PROFILE, FINE PITCH	峰值回流温度（摄氏度）：	260
电源：	1.8/3.3,2.5 V	可编程逻辑类型：	EE PLD
传播延迟：	5 ns	认证状态：	Not Qualified
座面最大高度：	1.27 mm	子类别：	Programmable Logic Devices
最大供电电压：	2.625 V	最小供电电压：	2.375 V
标称供电电压：	2.5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn)	端子形式：	GULL WING
端子节距：	0.5 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	40	宽度：	14 mm
Base Number Matches：	1

EPM7256BTC100-10N 数据手册

浏览型号EPM7256BTC100-10N的Datasheet PDF文件第2页

浏览型号EPM7256BTC100-10N的Datasheet PDF文件第3页

浏览型号EPM7256BTC100-10N的Datasheet PDF文件第4页

浏览型号EPM7256BTC100-10N的Datasheet PDF文件第5页

浏览型号EPM7256BTC100-10N的Datasheet PDF文件第6页

浏览型号EPM7256BTC100-10N的Datasheet PDF文件第7页

MAX 7000B

Programmable Logic

Device

September 2005, ver. 3.5

Data Sheet

■

High-performance 2.5-V CMOS EEPROM-based programmable logic

devices (PLDs) built on second-generation Multiple Array MatriX

(MAX^®) architecture (see Table 1)

Features...

–

Pin-compatible with the popular 5.0-V MAX 7000S and 3.3-V

MAX 7000A device families

–

High-density PLDs ranging from 600 to 10,000 usable gates

3.5-ns pin-to-pin logic delays with counter frequencies in excess

of 303.0 MHz

■

Advanced 2.5-V in-system programmability (ISP)

–

Programs through the built-in IEEE Std. 1149.1 Joint Test Action

Group (JTAG) interface with advanced pin-locking capability

Enhanced ISP algorithm for faster programming

ISP_Done bit to ensure complete programming

Pull-up resistor on I/O pins during in-system programming

ISP circuitry compliant with IEEE Std. 1532

–

For information on in-system programmable 5.0-V MAX 7000S or 3.3-V

MAX 7000A devices, see the MAX 7000 Programmable Logic Device Family

Data Sheet or the MAX 7000A Programmable Logic Device Family Data Sheet.

Table 1. MAX 7000B Device Features

Feature

EPM7032B

EPM7064B

EPM7128B

EPM7256B

EPM7512B

Usable gates

Macrocells

600

1,250

2,500

128

5,000

256

10,000

512

Logic array blocks

Maximum user I/O

pins

100

164

212

_PD(ns)

_SU(ns)

3.5

2.1

3.5

2.1

4.0

2.5

5.0

3.3

5.5

3.6

t_FSU(ns)

_CO1(ns)

1.0

2.4

2.8

3.3

3.7

f_CNT(MHz)

303.0

243.9

188.7

163.9

Altera Corporation

DS-MAX7000B-3.5

12 3 4 5 6 7...66

下载PDF

与EPM7256BTC100-10N相关器件

型号	品牌	描述	获取价格	数据表
EPM7256BTC100-5	ALTERA	EE PLD, 5ns, 256-Cell, CMOS, PQFP100, TQFP-100	获取价格
EPM7256BTC100-5N	ALTERA	EE PLD, 5ns, 256-Cell, CMOS, PQFP100, LEAD FREE, TQFP-100	获取价格
EPM7256BTC100-7	ETC		获取价格
EPM7256BTC100-7N	ALTERA	EE PLD, 5ns, 256-Cell, CMOS, PQFP100, LEAD FREE, TQFP-100	获取价格
EPM7256BTC144-10	ETC		获取价格
EPM7256BTC144-10N	INTEL	EE PLD, 5ns, 256-Cell, CMOS, PQFP144, LEAD FREE, TQFP-144	获取价格

与EPM7256BTC100-10N相关文章

STM32H743技术深度剖析与应用案例探索
2024-05-30

15
LM321中文资料解析：引脚功能介绍、技术特点、技术特性分析
2024-05-30

15
74HC14芯片资料介绍：性能特性分析、引脚介绍
2024-05-30

13
LM1875芯片手册：功放参数分析、引脚说明、电路设计要点
2024-05-30

10

产品中心

服务支持

精选活动

关于我们

帮助中心

EPM7256BTC100-10N

EPM7256BTC100-10N 技术参数

EPM7256BTC100-10N 数据手册

与EPM7256BTC100-10N相关器件

与EPM7256BTC100-10N相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EPM7256BTC100-10N

EPM7256BTC100-10N 技术参数

EPM7256BTC100-10N 数据手册

与EPM7256BTC100-10N相关器件

与EPM7256BTC100-10N相关文章

您还可以找

您在本页遇到什么问题？