Datasheet > EPM7128ABI256-10

EPM7128ABI256-10

更新时间： 2024-11-01 15:31:55

品牌	Logo	应用领域
阿尔特拉 - ALTERA		时钟输入元件可编程逻辑
页数	文件大小	规格书
68页	1559K
描述
EE PLD, 10ns, CMOS, PBGA256, BGA-256

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EPM7128ABI256-10 技术参数

生命周期：	Obsolete	零件包装代码：	BGA
包装说明：	BGA,	针数：	256
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.56	其他特性：	128 MACROCELLS
最大时钟频率：	125 MHz	JESD-30 代码：	S-PBGA-B256
JESD-609代码：	e1	长度：	27 mm
专用输入次数：		I/O 线路数量：	100
端子数量：	256	最高工作温度：	85 °C
最低工作温度：	-40 °C	组织：	0 DEDICATED INPUTS, 100 I/O
输出函数：	MACROCELL	封装主体材料：	PLASTIC/EPOXY
封装代码：	BGA	封装形状：	SQUARE
封装形式：	GRID ARRAY	可编程逻辑类型：	EE PLD
传播延迟：	10 ns	认证状态：	Not Qualified
座面最大高度：	2.3 mm	最大供电电压：	3.6 V
最小供电电压：	3 V	标称供电电压：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	TIN SILVER COPPER
端子形式：	BALL	端子节距：	1.27 mm
端子位置：	BOTTOM	宽度：	27 mm
Base Number Matches：	1

EPM7128ABI256-10 数据手册

Includes

MAX 7000AE

MAX 7000A

Programmable Logic

Device Family

June 1999, ver. 2.01

Data Sheet

■

High-performance CMOS EEPROM-based programmable logic

devices (PLDs) built on second-generation Multiple Array MatriX

(MAX^®) architecture (see Table 1)

3.3-V in-system programmability (ISP) through the built-in

IEEE Std. 1149.1 Joint Test Action Group (JTAG) interface with

advanced pin-locking capability

Features...

■

Built-in boundary-scan test (BST) circuitry compliant with

IEEE Std. 1149.1-1990

Enhanced ISP features

Preliminary

Information

–

Enhanced ISP algorithm for faster programming (excluding

EPM7128A and EPM7256A devices)

ISP_Done bit to ensure complete programming (excluding

EPM7128A and EPM7256A devices)

Pull-up resistor on I/O pins during in-system programming

■

Pin-compatible with the popular 5.0-V MAX 7000S devices

High-density PLDs ranging from 600 to 10,000 usable gates

4.5-ns pin-to-pin logic delays with counter frequencies of up to

192.3 MHz

For information on in-system programmable 5.0-V MAX 7000 or 2.5-V

MAX 7000B devices, see the MAX 7000 Programmable Logic Device Family

Data Sheet or the MAX 7000B Programmable Logic Device Family Advance

Information Brief.

Table 1. MAX 7000A Device Features

Feature

EPM7032AE

EPM7064AE

EPM7128AE

EPM7128A

EPM7256AE

EPM7256A

EPM7512AE

Usable gates

Macrocells

600

1,250

2,500

128

5,000

256

10,000

512

Logic array blocks

Maximum user I/O

pins

100

164

212

(ns)

4.5

3.0

4.5

3.0

5.0

3.2

6.0

3.7

7.5

4.9

(ns)

2.5

3.0

FSU

CO1

CNT

(ns)

2.8

3.0

3.3

4.5

(MHz)

192.3

181.8

156.3

119.0

Altera Corporation

595

A-DS-M7000A-02.01

12 3 4 5 6 7...68

中文翻译

下载PDF

与EPM7128ABI256-10相关器件

型号	品牌	获取价格	描述	数据表
EPM7128ABI256-7	ALTERA	获取价格	EE PLD, 7.5ns, CMOS, PBGA256, BGA-256
EPM7128AE	ALTERA	获取价格	Programmable Logic Device
EPM7128AEFC100-10	INTEL	获取价格	EE PLD, 10ns, 128-Cell, CMOS, PBGA100, FINE LINE, BGA-100
EPM7128AEFC100-10	ALTERA	获取价格	EE PLD, 10ns, 128-Cell, CMOS, PBGA100, FINE LINE, BGA-100
EPM7128AEFC100-10N	ALTERA	获取价格	EE PLD, 10ns, 128-Cell, CMOS, PBGA100, FINE LINE, BGA-100
EPM7128AEFC100-10N	INTEL	获取价格	EE PLD, 10ns, 128-Cell, CMOS, PBGA100, FINE LINE, BGA-100
EPM7128AEFC100-4	ALTERA	获取价格	EE PLD, 4.5ns, CMOS, PBGA100
EPM7128AEFC100-5	ALTERA	获取价格	EE PLD, 5ns, 128-Cell, CMOS, PBGA100, FINE LINE, BGA-100
EPM7128AEFC100-5	INTEL	获取价格	EE PLD, 5ns, 128-Cell, CMOS, PBGA100, FINE LINE, BGA-100
EPM7128AEFC100-5N	ALTERA	获取价格	EE PLD, 5ns, 128-Cell, CMOS, PBGA100, FINE LINE, BGA-100

与EPM7128ABI256-10相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

4
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

2
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

23
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

24

产品中心

服务支持

精选活动

关于我们

帮助中心

EPM7128ABI256-10

EPM7128ABI256-10 技术参数

EPM7128ABI256-10 数据手册

与EPM7128ABI256-10相关器件

与EPM7128ABI256-10相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EPM7128ABI256-10

EPM7128ABI256-10 技术参数

EPM7128ABI256-10 数据手册

与EPM7128ABI256-10相关器件

与EPM7128ABI256-10相关文章

您还可以找

您在本页遇到什么问题？