5秒后页面跳转
EBD52UD6ADSA-6B-E PDF预览

EBD52UD6ADSA-6B-E

更新时间: 2024-01-22 03:24:26
品牌 Logo 应用领域
尔必达 - ELPIDA 存储内存集成电路动态存储器双倍数据速率时钟
页数 文件大小 规格书
19页 210K
描述
512MB DDR SDRAM SO-DIMM (64M words x 64 bits, 2 Ranks)

EBD52UD6ADSA-6B-E 技术参数

是否Rohs认证: 符合生命周期:Obsolete
零件包装代码:SODIMM包装说明:DIMM, DIMM200,24
针数:200Reach Compliance Code:unknown
ECCN代码:EAR99HTS代码:8542.32.00.36
风险等级:5.84Is Samacsys:N
访问模式:DUAL BANK PAGE BURST最长访问时间:0.7 ns
其他特性:AUTO/SELF REFRESH最大时钟频率 (fCLK):167 MHz
I/O 类型:COMMONJESD-30 代码:R-XZMA-N200
内存密度:4294967296 bit内存集成电路类型:DDR DRAM MODULE
内存宽度:64功能数量:1
端口数量:1端子数量:200
字数:67108864 words字数代码:64000000
工作模式:SYNCHRONOUS最高工作温度:70 °C
最低工作温度:组织:64MX64
输出特性:3-STATE封装主体材料:UNSPECIFIED
封装代码:DIMM封装等效代码:DIMM200,24
封装形状:RECTANGULAR封装形式:MICROELECTRONIC ASSEMBLY
峰值回流温度(摄氏度):260电源:2.5 V
认证状态:Not Qualified刷新周期:8192
自我刷新:YES子类别:DRAMs
最大压摆率:2.38 mA最大供电电压 (Vsup):2.7 V
最小供电电压 (Vsup):2.3 V标称供电电压 (Vsup):2.5 V
表面贴装:NO技术:CMOS
温度等级:COMMERCIAL端子形式:NO LEAD
端子节距:0.6 mm端子位置:ZIG-ZAG
处于峰值回流温度下的最长时间:NOT SPECIFIEDBase Number Matches:1

EBD52UD6ADSA-6B-E 数据手册

 浏览型号EBD52UD6ADSA-6B-E的Datasheet PDF文件第3页浏览型号EBD52UD6ADSA-6B-E的Datasheet PDF文件第4页浏览型号EBD52UD6ADSA-6B-E的Datasheet PDF文件第5页浏览型号EBD52UD6ADSA-6B-E的Datasheet PDF文件第7页浏览型号EBD52UD6ADSA-6B-E的Datasheet PDF文件第8页浏览型号EBD52UD6ADSA-6B-E的Datasheet PDF文件第9页 
EBD52UD6ADSA-E  
Byte No. Function described  
Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 Hex value  
Comments  
18ns  
Minimum /RAS to /CAS delay (tRCD)  
-6B  
29  
0
0
1
1
0
0
0
1
1
0
0
0
0
0
0
0
48H  
50H  
-7A, -7B  
20ns  
Minimum active to precharge time  
(tRAS)  
-6B  
30  
0
0
1
0
1
0
1
0
2AH  
42ns  
45ns  
256M bytes ×  
2 ranks  
-7A, -7B  
0
0
0
1
1
0
0
0
1
0
1
0
0
0
1
0
2DH  
40H  
31  
32  
Module rank density  
Address and command setup time  
before clock (tIS)  
-6B  
0
1
0
1
0
1
1
0
1
1
1
1
0
0
0
1
0
1
0
0
0
1
0
1
75H  
90H  
75H  
0.75ns*1  
0.9ns*1  
-7A, -7B  
Address and command hold time after  
clock (tIH)  
-6B  
33  
0.75ns*1  
-7A, -7B  
1
0
0
0
0
1
1
1
0
0
0
0
1
0
1
0
0
0
0
0
0
1
0
1
0
0
0
0
0
1
0
1
90H  
45H  
50H  
45H  
0.9ns*1  
0.45ns*1  
0.5ns*1  
0.45ns*1  
Data input setup time before clock (tDS)  
-6B  
-7A, -7B  
Data input hold time after clock (tDH)  
-6B  
-7A, -7B  
34  
35  
0
0
1
0
0
0
1
0
0
0
0
0
0
0
0
0
50H  
00H  
0.5ns*1  
36 to 40 Superset information  
Future use  
Active command period (tRC)  
41  
0
0
0
1
1
0
1
0
1
0
1
0
0
0
0
1
3CH  
41H  
60ns*1  
65ns*1  
-6B  
-7A, -7B  
Auto refresh to active/  
Auto refresh command cycle (tRFC)  
-6B  
42  
0
1
0
0
1
0
0
0
48H  
72ns*1  
-7A, -7B  
0
0
1
0
0
1
0
1
1
0
0
0
1
0
1
0
4BH  
30H  
75ns*1  
12ns*1  
43  
44  
SDRAM tCK cycle max. (tCK max.)  
Dout to DQS skew  
-6B  
-7A, -7B  
Data hold skew (tQHS)  
-6B  
0
0
0
0
0
1
1
1
0
0
1
1
1
0
0
1
0
1
0
1
0
1
0
1
2DH  
32H  
55H  
0.45ns*1  
0.5ns*1  
45  
0.55ns*1  
-7A, -7B  
0
0
0
1
0
0
1
0
0
1
0
0
0
0
0
1
0
0
0
0
0
1
0
0
75H  
00H  
00H  
0.75ns*1  
46 to 61 Superset information  
Future use  
62  
SPD Revision  
Checksum for bytes 0 to 62  
-6B  
63  
0
0
0
0
1
0
0
1
09H  
-7A  
1
1
1
1
0
1
0
0
0
1
0
0
0
1
0
1
C0H  
EBH  
-7B  
Continuation  
code  
Elpida Memory  
64 to 65 Manufacturer’s JEDEC ID code  
66 Manufacturer’s JEDEC ID code  
67 to 71 Manufacturer’s JEDEC ID code  
0
1
1
1
1
1
1
1
7FH  
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
FEH  
00H  
(ASCII-8bit  
code)  
72  
Manufacturing location  
×
×
×
×
×
×
×
×
××  
73  
74  
Module part number  
Module part number  
0
0
1
1
0
0
0
0
0
0
1
0
0
1
1
0
45H  
42H  
E
B
Data Sheet E0604E10 (Ver. 1.0)  
6

与EBD52UD6ADSA-6B-E相关器件

型号 品牌 描述 获取价格 数据表
EBD52UD6ADSA-7A ELPIDA 512MB DDR SDRAM SO-(64M words x 64 bits, 2 Ranks)

获取价格

EBD52UD6ADSA-7A-E ELPIDA 512MB DDR SDRAM SO-DIMM (64M words x 64 bits, 2 Ranks)

获取价格

EBD52UD6ADSA-7B ELPIDA 512MB DDR SDRAM SO-(64M words x 64 bits, 2 Ranks)

获取价格

EBD52UD6ADSA-7B-E ELPIDA 512MB DDR SDRAM SO-DIMM (64M words x 64 bits, 2 Ranks)

获取价格

EBD52UD6ADSA-E ELPIDA 512MB DDR SDRAM SO-DIMM (64M words x 64 bits, 2 Ranks)

获取价格

EBD64UB6ALF-75 ELPIDA DDR DRAM Module, 8MX64, 0.75ns, CMOS, DIMM-184

获取价格