DM74S74N

更新时间： 2024-11-04 22:54:35

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		触发器
页数	文件大小	规格书
5页	53K
描述
Dual Positive-Edge-Triggered D Flip-Flops with Preset, Clear, and Complementary Outputs

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

DM74S74N 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	DIP	包装说明：	DIP, DIP14,.3
针数：	14	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.38
系列：	S	JESD-30 代码：	R-PDIP-T14
JESD-609代码：	e0	长度：	19.18 mm
逻辑集成电路类型：	D FLIP-FLOP	最大频率@ Nom-Sup：	65000000 Hz
最大I（ol）：	0.02 A	位数：	1
功能数量：	2	端子数量：	14
最高工作温度：	70 °C	最低工作温度：
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	DIP	封装等效代码：	DIP14,.3
封装形状：	RECTANGULAR	封装形式：	IN-LINE
电源：	5 V	最大电源电流（ICC）：	50 mA
传播延迟（tpd）：	14 ns	认证状态：	Not Qualified
座面最大高度：	5.08 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	5.25 V	最小供电电压 (Vsup)：	4.75 V
标称供电电压 (Vsup)：	5 V	表面贴装：	NO
技术：	TTL	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
触发器类型：	POSITIVE EDGE	宽度：	7.62 mm
最小 fmax：	110 MHz	Base Number Matches：	1

DM74S74N 数据手册

August 1986

Revised April 2000

DM74S74

Dual Positive-Edge-Triggered D Flip-Flops

with Preset, Clear, and Complementary Outputs

General Description

This device contains two independent positive-edge-trig-

gered D flip-flops with complementary outputs. The infor-

mation on the D input is accepted by the flip-flops on the

positive going edge of the clock pulse. The triggering

occurs at a voltage level and is not directly related to the

transition time of the rising edge of the clock. The data on

the D input may be changed while the clock is LOW or

HIGH without affecting the outputs as long as setup and

hold times are not violated. A low logic level on the preset

or clear inputs will set or reset the outputs regardless of the

logic levels of the other inputs.

Ordering Code:

Order Number Package Number

Package Description

DM74S74M

DM74S74N

M14A

N14A

14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow

14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.

Connection Diagram

Function Table

Inputs

CLR

Outputs

CLK

↑

Q₀

H = HIGH Logic Level

X = Either LOW or HIGH Logic Level

L = LOW Logic Level

↑ = Positive-going Transition

* = This configuration is nonstable; that is, it will not persist when either the

preset and/or clear inputs return to its inactive (HIGH) level.

Q₀= The output logic level of Q before the indicated input conditions were

established.

DS006457

www.fairchildsemi.com

12 3 4 5

中文翻译

下载PDF

DM74S74N 替代型号

型号	品牌	替代类型	描述	数据表
SN74S74N	TI	功能相似	DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR
SN74S74NE4	TI	功能相似	DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR

与DM74S74N相关器件

型号	品牌	获取价格	描述	数据表
DM74S74N/A+	ETC	获取价格	Dual D-Type Flip-Flop
DM74S74N/B+	ETC	获取价格	Dual D-Type Flip-Flop
DM74S86	FAIRCHILD	获取价格	Quad 2-Input Exclusive-OR Gate
DM74S86M	ETC	获取价格	Quad 2-input Exclusive OR (XOR) Gate
DM74S86N	FAIRCHILD	获取价格	Quad 2-Input Exclusive-OR Gate
DM74S86N/A+	NSC	获取价格	IC,LOGIC GATE,QUAD 2-INPUT XOR,S-TTL,DIP,14PIN,PLASTIC
DM74S86N/B+	NSC	获取价格	IC,LOGIC GATE,QUAD 2-INPUT XOR,S-TTL,DIP,14PIN,PLASTIC
DM74S940	NSC	获取价格	TRI-STATE Buffers/Line Drivers/Line Receivers
DM74S940J	TI	获取价格	IC,BUFFER/DRIVER,SINGLE,8-BIT,S-TTL,DIP,20PIN,CERAMIC
DM74S940J/A+	ETC	获取价格	8-Bit Inverting Buffer/Driver

与DM74S74N相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

14
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

10
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

36
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

31

产品中心

服务支持

精选活动

关于我们

帮助中心

DM74S74N

DM74S74N 技术参数

DM74S74N 数据手册

DM74S74N 替代型号

与DM74S74N相关器件

与DM74S74N相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

DM74S74N

DM74S74N 技术参数

DM74S74N 数据手册

DM74S74N 替代型号

与DM74S74N相关器件

与DM74S74N相关文章

您还可以找

您在本页遇到什么问题？