DM74S280MX

更新时间： 2024-11-29 23:47:43

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		运算电路逻辑集成电路光电二极管
页数	文件大小	规格书
5页	65K
描述
Parity Generator/Checker

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

DM74S280MX 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	SOIC
包装说明：	0.150 INCH, MS-120, SOIC-14	针数：	14
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.83	Is Samacsys：	N
其他特性：	ODD/EVEN PARITY GENERATOR	系列：	S
JESD-30 代码：	R-PDSO-G14	JESD-609代码：	e0
长度：	8.65 mm	逻辑集成电路类型：	PARITY GENERATOR/CHECKER
位数：	9	功能数量：	1
端子数量：	14	最高工作温度：	70 °C
最低工作温度：		输出极性：	COMPLEMENTARY
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装等效代码：	SOP14,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	5 V	传播延迟（tpd）：	24 ns
认证状态：	Not Qualified	座面最大高度：	1.75 mm
子类别：	Arithmetic Circuits	最大供电电压 (Vsup)：	5.25 V
最小供电电压 (Vsup)：	4.75 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	TTL
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	3.9 mm	Base Number Matches：	1

DM74S280MX 数据手册

August 1986

Revised May 2000

DM74S280

9-Bit Parity Generator/Checker

General Description

Features

These universal, nine-bit parity generators/checkers utilize

Schottky-clamped TTL high-performance circuitry, and fea-

ture odd/even outputs to facilitate operation of either odd or

even parity applications. The word-length capability is eas-

ily expanded by cascading.

■ Generates either odd or even parity for nine data lines

■ Cascadable for N-bits

■ Can be used to upgrade existing systems using MSI par-

ity circuits

■ Typical data-to-output delay—14 ns

The DM74S280 can be used to upgrade the performance

of most systems utilizing the DM74180 parity generator/

checker. Although the DM74S280 is implemented without

expander inputs, the corresponding function is provided by

the availability of all input at pin 4, and no internal connec-

tion at pin 3. This permits the DM74S280 to be substituted

for the 180 in existing designs to produce an identical func-

tion, even if DM74S280’s are mixed with existing 180’s.

Input buffers are provided so that each input represents

only one normal 74S load, and full fan-out to 10 normal

Series 74S loads is available from each of the outputs at

low logic levels. A fan-out to 20 normal Series 74S loads is

provided at high logic levels, to facilitate connection of

unused inputs to used inputs.

Ordering Code:

Order Number Package Number

Package Description

DM74S280M

DM74S280N

M14A

N14A

14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow

14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.

Connection Diagram

Function Table

Number of Inputs

(A Thru I) that are HIGH

0, 2, 4, 6, 8

Outputs

∑ Even

∑ Odd

1, 3, 5, 7, 9

DS006483

www.fairchildsemi.com

12 3 4 5

中文翻译

下载PDF

与DM74S280MX相关器件

型号	品牌	获取价格	描述	数据表
DM74S280N	FAIRCHILD	获取价格	9-Bit Parity Generator/Checker
DM74S280N	TI	获取价格	S SERIES, 9-BIT PARITY GENERATOR/CHECKER, COMPLEMENTARY OUTPUT, PDIP14, PLASTIC, DIP-14
DM74S280N/A+	ETC	获取价格	Parity Generator/Checker
DM74S280N/B+	ETC	获取价格	Parity Generator/Checker
DM74S283	FAIRCHILD	获取价格	4-Bit Binary Adder with Fast Carry
DM74S283J/A+	ETC	获取价格	Binary Adder
DM74S283N	FAIRCHILD	获取价格	4-Bit Binary Adder with Fast Carry
DM74S283N/A+	ETC	获取价格	Binary Adder
DM74S283N/B+	ETC	获取价格	Binary Adder
DM74S287	NSC	获取价格	(256 x 4) 1024-BIT TTL PROM

与DM74S280MX相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

52
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

41
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

69
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

65

产品中心

服务支持

精选活动

关于我们

帮助中心

DM74S280MX

DM74S280MX 技术参数

DM74S280MX 数据手册

与DM74S280MX相关器件

与DM74S280MX相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

DM74S280MX

DM74S280MX 技术参数

DM74S280MX 数据手册

与DM74S280MX相关器件

与DM74S280MX相关文章

您还可以找

您在本页遇到什么问题？