5秒后页面跳转
捷配首页

Datasheet > CY7C344B-15JIT
CY7C344B-15JIT PDF预览

CY7C344B-15JIT

更新时间： 2024-11-24 20:02:55
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 时钟输入元件可编程逻辑
页数 文件大小 规格书
12页 394K
描述
OT PLD, 15ns, CMOS, PQCC28, PLASTIC, LCC-28

阅读下载

中文翻译

获取价格

CY7C344B-15JIT 技术参数

生命周期：Obsolete零件包装代码：QLCC
包装说明：QCCJ,针数：28
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.82其他特性：MACROCELLS INTERCONNECTED BY PIA; 32 MACROCELLS; 1 EXTERNAL CLOCK; SHARED INPUT/CLOCK
最大时钟频率：83.3 MHzJESD-30 代码：S-PQCC-J28
长度：11.5316 mm专用输入次数：7
I/O 线路数量：16端子数量：28
最高工作温度：85 °C最低工作温度：-40 °C
组织：7 DEDICATED INPUTS, 16 I/O输出函数：MACROCELL
封装主体材料：PLASTIC/EPOXY封装代码：QCCJ
封装形状：SQUARE封装形式：CHIP CARRIER
可编程逻辑类型：OT PLD传播延迟：15 ns
认证状态：Not Qualified座面最大高度：4.57 mm
最大供电电压：5.5 V最小供电电压：4.5 V
标称供电电压：5 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子形式：J BEND端子节距：1.27 mm
端子位置：QUAD宽度：11.5316 mm
Base Number Matches：1

CY7C344B-15JIT 数据手册

 浏览型号CY7C344B-15JIT的Datasheet PDF文件第2页浏览型号CY7C344B-15JIT的Datasheet PDF文件第3页浏览型号CY7C344B-15JIT的Datasheet PDF文件第4页浏览型号CY7C344B-15JIT的Datasheet PDF文件第5页浏览型号CY7C344B-15JIT的Datasheet PDF文件第6页浏览型号CY7C344B-15JIT的Datasheet PDF文件第7页 
USE ULTRA37000™  
FOR ALL NEW DESIGNS  
CY7C344B  
32-Macrocell MAX® EPLD  
densest EPLD of this size. Eight dedicated inputs and 16  
bidirectional I/O pins communicate to one logic array block. In  
the CY7C344B LAB there are 32 macrocells and 64 expander  
product terms. When an I/O macrocell is used as an input, two  
expanders are used to create an input path. Even if all of the  
I/O pins are driven by macrocell registers, there are still 16  
“buried” registers available. All inputs, macrocells, and I/O pins  
are interconnected within the LAB.  
Features  
• High-performance, high-density replacement for TTL,  
74HC, and custom logic  
• 32 macrocells, 64 expander product terms in one LAB  
• 8 dedicated inputs, 16 I/O pins  
• Advanced 0.65-micron CMOS EPROM technology to  
increase performance  
The speed and density of the CY7C344B makes it a natural  
for all types of applications. With just this one device, the  
designer can implement complex state machines, registered  
logic, and combinatorial “glue” logic, without using multiple  
chips. This architectural flexibility allows the CY7C344B to  
replace multichip TTL solutions, whether they are  
synchronous, asynchronous, combinatorial, or all three.  
• 28-pin, 300-mil DIP, cerDIP or 28-pin HLCC, PLCC  
package  
Functional Description  
Available in a 28-pin, 300-mil DIP or windowed J-leaded  
ceramic chip carrier (HLCC), the CY7C344B represents the  
Logic Block Diagram[1]  
Pin Configurations  
HLCC  
Top View  
15(22) INPUT  
15(23) INPUT  
INPUT  
1(8)  
INPUT/CLK 2(9)  
27(6)  
28(7)  
INPUT  
INPUT  
INPUT  
INPUT  
13(20)  
14(21)  
4
3
2
1
28 27 26  
25  
5
6
7
8
9
10  
11  
I/O  
I/O  
I/O  
INPUT  
INPUT  
INPUT  
INPUT/CLK  
I/O  
MACROCELL 2  
MACROCELL 1  
I/O 3(10)  
I/O 4(11)  
I/O 5(12)  
I/O 6(13)  
I/O 9(16)  
I/O 10(17)  
I/O 11(18)  
I/O 12(19)  
I/O 17(24)  
I/O 18(25)  
I/O 19(26)  
I/O 20(27)  
I/O 23(2)  
I/O 24(3)  
I/O 25(4)  
I/O 26(5)  
24  
23  
22  
21  
20  
19  
INPUT  
INPUT  
INPUT  
INPUT  
I/O  
MACROCELL 4  
MACROCELL 6  
MACROCELL 8  
MACROCELL 10  
MACROCELL 12  
MACROCELL 14  
MACROCELL 16  
MACROCELL 18  
MACROCELL 20  
MACROCELL 22  
MACROCELL 24  
MACROCELL 26  
MACROCELL 28  
MACROCELL 30  
MACROCELL 32  
MACROCELL 3  
MACROCELL 5  
MACROCELL 7  
MACROCELL 9  
MACROCELL 11  
MACROCELL 13  
MACROCELL 15  
MACROCELL 17  
MACROCELL 19  
MACROCELL 21  
MACROCELL 23  
MACROCELL 25  
MACROCELL 27  
MACROCELL 29  
MACROCELL 31  
G
L
I
O
O
B
A
L
I/O  
12 13 14 1516 1718  
C
O
N
T
B
U
S
R
O
L
CerDIP  
Top View  
INPUT  
INPUT  
1
28  
27  
26  
25  
24  
23  
22  
21  
20  
19  
18  
17  
16  
15  
INPUT/CLK  
I/O  
INPUT  
I/O  
2
3
4
I/O  
I/O  
I/O  
I/O  
5
6
7
I/O  
I/O  
V
CC  
32  
V
CC  
64 EXPANDER PRODUCT TERM ARRAY  
GND  
I/O  
GND  
I/O  
8
9
I/O  
I/O  
10  
11  
12  
13  
14  
I/O  
I/O  
INPUT  
I/O  
I/O  
INPUT  
INPUT  
INPUT  
Selection Guide  
7C344B-15  
7C344B-20  
7C344B-25  
Unit  
Maximum Access Time  
15  
20  
25  
ns  
Note:  
1. Number in () refers to J-leaded packages.  
Cypress Semiconductor Corporation  
Document #: 38-03036 Rev. *D  
•
3901 North First Street  
•
San Jose, CA 95134  
•
408-943-2600  
Revised June 6, 2005  
1234567...12

中文翻译

下载PDF

与CY7C344B-15JIT相关器件

型号 品牌 获取价格 描述 数据表
CY7C344B-15PC ETC

获取价格

 		UV-Erasable/OTP PLD
CY7C344B-15PC/PI CYPRESS

获取价格

 		32-Macrocell MAX㈢ EPLD
CY7C344B-15PI ETC

获取价格

 		UV-Erasable/OTP PLD
CY7C344B-15WC ETC

获取价格

 		UV-Erasable/OTP PLD
CY7C344B-15WC/WI CYPRESS

获取价格

 		32-Macrocell MAX㈢ EPLD
CY7C344B-15WI ETC

获取价格

 		UV-Erasable/OTP PLD
CY7C344B-15WMB CYPRESS

获取价格

 		32-Macrocell MAX㈢ EPLD
CY7C344B-20HC ETC

获取价格

 		UV-Erasable/OTP PLD
CY7C344B-20HC/HI CYPRESS

获取价格

 		32-Macrocell MAX㈢ EPLD
CY7C344B-20HI ETC

获取价格

 		UV-Erasable/OTP PLD

与CY7C344B-15JIT相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证