Datasheet > CY7C342-35GI

CY7C342-35GI

更新时间： 2024-11-18 20:17:07

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		时钟输入元件可编程逻辑
页数	文件大小	规格书
13页	466K
描述
OT PLD, 75ns, 128-Cell, CMOS, CPGA68, CAVITY-DOWN, CERAMIC, PGA-68

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

CY7C342-35GI 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	PGA	包装说明：	CAVITY-DOWN, CERAMIC, PGA-68
针数：	68	Reach Compliance Code：	not_compliant
HTS代码：	8542.39.00.01	风险等级：	5.88
Is Samacsys：	N	其他特性：	LABS INTERCONNECTED BY PIA; 8 LABS; 128 MACROCELLS; 1 EXTERNAL CLOCK; SHARED INPUT/CLOCK
最大时钟频率：	22.2 MHz	系统内可编程：	NO
JESD-30 代码：	S-CPGA-P68	JESD-609代码：	e0
JTAG BST：	NO	长度：	27.94 mm
专用输入次数：	7	I/O 线路数量：	52
宏单元数：	128	端子数量：	68
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	7 DEDICATED INPUTS, 52 I/O	输出函数：	MACROCELL
封装主体材料：	CERAMIC, METAL-SEALED COFIRED	封装代码：	PGA
封装等效代码：	PGA68,11X11	封装形状：	SQUARE
封装形式：	GRID ARRAY	峰值回流温度（摄氏度）：	225
电源：	5 V	可编程逻辑类型：	OT PLD
传播延迟：	75 ns	认证状态：	Not Qualified
座面最大高度：	2.667 mm	子类别：	Programmable Logic Devices
最大供电电压：	5.5 V	最小供电电压：	4.5 V
标称供电电压：	5 V	表面贴装：	NO
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	PIN/PEG
端子节距：	2.54 mm	端子位置：	PERPENDICULAR
处于峰值回流温度下的最长时间：	30	宽度：	27.94 mm
Base Number Matches：	1

12 3 4 5 6 7...13

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
CY7C342-35HC	CYPRESS	获取价格	暂无描述
CY7C342-35HI	CYPRESS	获取价格	UV PLD, 75ns, 128-Cell, CMOS, CQCC68, WINDOWED, CERAMIC, LCC-68
CY7C342-35HMB	CYPRESS	获取价格	UV PLD, 75ns, 128-Cell, CMOS, CQCC68, WINDOWED, CERAMIC, LCC-68
CY7C342-35JC	CYPRESS	获取价格	暂无描述
CY7C342-35JCR	CYPRESS	获取价格	OT PLD, 75ns, CMOS, PQCC68, PLASTIC, LCC-68
CY7C342-35JCT	CYPRESS	获取价格	OT PLD, 75ns, CMOS, PQCC68, PLASTIC, LCC-68
CY7C342-35JI	CYPRESS	获取价格	OT PLD, 75ns, 128-Cell, CMOS, PQCC68, PLASTIC, LCC-68
CY7C342-35JIR	CYPRESS	获取价格	OT PLD, 75ns, CMOS, PQCC68, PLASTIC, LCC-68
CY7C342-35JIT	CYPRESS	获取价格	OT PLD, 75ns, CMOS, PQCC68, PLASTIC, LCC-68
CY7C342-35RC	CYPRESS	获取价格	UV PLD, 75ns, 128-Cell, CMOS, CPGA68, WINDOWED, CERAMIC, PGA-68