5秒后页面跳转
捷配首页

Datasheet > 存储 > SRAM> CY7C199-25VI
CY7C199-25VI PDF预览

CY7C199-25VI

更新时间： 2024-11-29 00:01:31
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 存储内存集成电路静态存储器光电二极管
页数 文件大小 规格书
14页 324K
描述
32K x 8 Static RAM

阅读下载

中文翻译

获取价格

CY7C199-25VI 技术参数

是否无铅：含铅是否Rohs认证：不符合
生命周期：Obsolete零件包装代码：SOJ
包装说明：PLASTIC, SOJ-28针数：28
Reach Compliance Code：not_compliantECCN代码：EAR99
HTS代码：8542.32.00.41Factory Lead Time：1 week
风险等级：5.15Is Samacsys：N
最长访问时间：25 ns其他特性：AUTOMATIC POWER-DOWN
I/O 类型：COMMONJESD-30 代码：R-PDSO-J28
JESD-609代码：e0长度：17.907 mm
内存密度：262144 bit内存集成电路类型：STANDARD SRAM
内存宽度：8湿度敏感等级：1
功能数量：1端口数量：1
端子数量：28字数：32768 words
字数代码：32000工作模式：ASYNCHRONOUS
最高工作温度：85 °C最低工作温度：-40 °C
组织：32KX8输出特性：3-STATE
可输出：YES封装主体材料：PLASTIC/EPOXY
封装代码：SOJ封装等效代码：SOJ28,.34
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
并行/串行：PARALLEL峰值回流温度（摄氏度）：220
电源：5 V认证状态：Not Qualified
座面最大高度：3.556 mm最大待机电流：0.00005 A
最小待机电流：4.5 V子类别：SRAMs
最大压摆率：0.08 mA最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：J BEND端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：7.5 mmBase Number Matches：1

CY7C199-25VI 数据手册

 浏览型号CY7C199-25VI的Datasheet PDF文件第2页浏览型号CY7C199-25VI的Datasheet PDF文件第3页浏览型号CY7C199-25VI的Datasheet PDF文件第4页浏览型号CY7C199-25VI的Datasheet PDF文件第5页浏览型号CY7C199-25VI的Datasheet PDF文件第6页浏览型号CY7C199-25VI的Datasheet PDF文件第7页 
CY7C199  
32K x 8 Static RAM  
is provided by an active LOW Chip Enable (CE) and active  
LOW Output Enable (OE) and three-state drivers. This device  
has an automatic power-down feature, reducing the power  
consumption by 81% when deselected. The CY7C199 is in the  
standard 300-mil-wide DIP, SOJ, and LCC packages.  
Features  
• High speed  
— 10 ns  
• Fast tDOE  
An active LOW Write Enable signal (WE) controls the  
writing/reading operation of the memory. When CE and WE  
inputs are both LOW, data on the eight data input/output pins  
(I/O0 through I/O7) is written into the memory location  
addressed by the address present on the address pins (A0  
through A14). Reading the device is accomplished by selecting  
the device and enabling the outputs, CE and OE active LOW,  
while WE remains inactive or HIGH. Under these conditions,  
the contents of the location addressed by the information on  
address pins are present on the eight data input/output pins.  
• CMOS for optimum speed/power  
• Low active power  
— 467 mW (max, 12 ns “L” version)  
• Low standby power  
— 0.275 mW (max, “L” version)  
• 2V data retention (“L” version only)  
• Easy memory expansion with CE and OE features  
• TTL-compatible inputs and outputs  
• Automatic power-down when deselected  
The input/output pins remain in a high-impedance state unless  
the chip is selected, outputs are enabled, and Write Enable  
(WE) is HIGH. A die coat is used to improve alpha immunity.  
Functional Description  
The CY7C199 is a high-performance CMOS static RAM  
organized as 32,768 words by 8 bits. Easy memory expansion  
Logic Block Diagram  
Pin Configurations  
DIP / SOJ / SOIC  
LCC  
Top View  
Top View  
A
A
V
CC  
28  
27  
26  
1
2
3
4
5
6
5
WE  
6
3
2 1 2827  
26  
A
A
A
4
7
4
A
4
A
8
8
A
3
25  
24  
5
6
7
8
25  
24  
23  
22  
21  
20  
19  
18  
A
A
9
3
A
9
A
2
A
1
A
A
10  
11  
12  
13  
14  
2
A
10  
A
11  
23  
22  
A
A
A
A
A
1
OE  
7
OE  
9
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
A
A
A
I/O  
I/O  
I/O  
A
21  
20  
19  
18  
17  
16  
15  
A
12  
13  
14  
0
0
1
2
3
4
5
6
8
9
10  
11  
12  
13  
0
10  
11  
12  
CE  
I/O  
I/O  
INPUT BUFFER  
CE  
I/O  
I/O  
I/O  
I/O  
I/O  
0
7
6
7
1
A
0
0
1
2
6
5
4
1314151617  
A
1
A
2
I/O  
I/O  
A
GND  
3
14  
3
A
4
1024 x 32 x 8  
ARRAY  
22  
A
OE  
A
5
21  
A
0
A
23  
24  
1
6
A
20  
CE  
I/O  
I/O  
A
A
A
7
A
2
3
4
19  
18  
17  
16  
7
6
8
A
25  
26  
27  
28  
1
9
I/O  
I/O  
I/O  
GND  
I/O  
5
4
3
TSOP I  
Top View  
(not to scale)  
WE  
V
CC  
A
15  
14  
13  
CE  
WE  
5
6
7
POWER  
DOWN  
COLUMN  
DECODER  
A
A
A
2
3
2
12  
11  
I/O  
I/O  
A
1
0
14  
I/O  
4
5
7
8
9
OE  
A
10  
9
A
6
7
10  
A
A
13  
12  
A
11  
8
Selection Guide  
7C199 7C199  
7C199 7C199 7C199 7C199 7C199 7C199  
-8  
-10  
10  
-12  
12  
-15  
15  
-20  
20  
-25  
25  
-35  
35  
-45  
45  
Unit  
ns  
Maximum Access Time  
8
Maximum Operating Current  
120  
110  
90  
0.5  
0.05  
160  
90  
10  
155  
90  
10  
150  
90  
10  
150  
80  
10  
140  
70  
10  
140  
mA  
L
L
Maximum CMOS Standby Current  
0.5  
10  
mA  
0.05  
0.05  
0.05  
0.05  
0.05  
Shaded area contains advance information.  
Cypress Semiconductor Corporation  
Document #: 38-05160 Rev. *A  
•
3901 North First Street  
•
San Jose, CA 95134  
•
408-943-2600  
Revised January 7, 2003  
1234567...14

中文翻译

下载PDF

与CY7C199-25VI相关器件

型号 品牌 获取价格 描述 数据表
CY7C199-25VIT CYPRESS

获取价格

 		Standard SRAM, 32KX8, 25ns, CMOS, PDSO28, PLASTIC, SOJ-28
CY7C199-25ZC CYPRESS

获取价格

 		32K x 8 Static RAM
CY7C199-25ZI CYPRESS

获取价格

 		32K x 8 Static RAM
CY7C1992BV18 CYPRESS

获取价格

 		18-Mbit DDR-II SIO SRAM 2-Word Burst Architecture
CY7C1992BV18-167BZC CYPRESS

获取价格

 		18-Mbit DDR-II SIO SRAM 2-Word Burst Architecture
CY7C1992BV18-167BZI CYPRESS

获取价格

 		18-Mbit DDR-II SIO SRAM 2-Word Burst Architecture
CY7C1992BV18-167BZXC CYPRESS

获取价格

 		18-Mbit DDR-II SIO SRAM 2-Word Burst Architecture
CY7C1992BV18-167BZXI CYPRESS

获取价格

 		18-Mbit DDR-II SIO SRAM 2-Word Burst Architecture
CY7C1992BV18-200BZC CYPRESS

获取价格

 		18-Mbit DDR-II SIO SRAM 2-Word Burst Architecture
CY7C1992BV18-200BZI CYPRESS

获取价格

 		18-Mbit DDR-II SIO SRAM 2-Word Burst Architecture

与CY7C199-25VI相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证