Datasheet > CY7C1150KV18-400BZXI

CY7C1150KV18-400BZXI

更新时间： 2024-04-09 18:40:59

品牌	Logo	应用领域
英飞凌 - INFINEON		双倍数据速率
页数	文件大小	规格书
29页	770K
描述
DDR-II+ CIO

阅读下载

获取价格

数据手册

如果您发现信息不准确，欢迎纠错

CY7C1150KV18-400BZXI 数据手册

浏览型号CY7C1150KV18-400BZXI的Datasheet PDF文件第1页

浏览型号CY7C1150KV18-400BZXI的Datasheet PDF文件第3页

浏览型号CY7C1150KV18-400BZXI的Datasheet PDF文件第4页

浏览型号CY7C1150KV18-400BZXI的Datasheet PDF文件第5页

浏览型号CY7C1150KV18-400BZXI的Datasheet PDF文件第6页

浏览型号CY7C1150KV18-400BZXI的Datasheet PDF文件第7页

CY7C1148KV18/CY7C1150KV18

Logic Block Diagram – CY7C1148KV18

Write

Reg

Write

Reg

(18:0)

Address

Output

R/W

CLK

Logic

Gen.

Control

DOFF

Read Data Reg.

REF

Reg.

Control

Logic

R/W

BWS

[1:0]

[17:0]

QVLD

Logic Block Diagram – CY7C1150KV18

Write

Reg

Write

Reg

(17:0)

Address

Output

Logic

Control

CLK

R/W

Gen.

DOFF

Read Data Reg.

REF

Reg.

Control

Logic

R/W

BWS

[3:0]

[35:0]

QVLD

Document Number: 001-58912 Rev. *I

Page 2 of 29

123 4 5 6 7...29

下载PDF

与CY7C1150KV18-400BZXI相关器件

型号	品牌	描述	获取价格	数据表
CY7C1150KV18-450BZC	CYPRESS	18-Mbit DDR II+ SRAM Two-Word Burst Architecture (2.5 Cycle Read Latency)	获取价格
CY7C1150V18	CYPRESS	18-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency)	获取价格
CY7C1150V18-300BZC	CYPRESS	DDR SRAM, 512KX36, 0.45ns, CMOS, PBGA165, 13 X 15 MM, 1.40 MM HEIGHT, MO-216, FBGA-165	获取价格
CY7C1150V18-300BZXC	CYPRESS	DDR SRAM, 512KX36, 0.45ns, CMOS, PBGA165, 13 X 15 MM, 1.40 MM HEIGHT, LEAD FREE, MO-216, F	获取价格
CY7C1150V18-300BZXI	CYPRESS	DDR SRAM, 512KX36, 0.45ns, CMOS, PBGA165, 13 X 15 MM, 1.40 MM HEIGHT, LEAD FREE, MO-216, F	获取价格
CY7C1150V18-333BZC	CYPRESS	18-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency)	获取价格