5秒后页面跳转
捷配首页

Datasheet > 存储 > SRAM> CY7C109-25VI
CY7C109-25VI PDF预览

CY7C109-25VI

更新时间： 2024-11-26 05:09:31
品牌 Logo 应用领域
赛普拉斯 - CYPRESS /
页数 文件大小 规格书
12页 222K
描述
128K x 8 Static RAM

阅读下载

中文翻译

获取价格

CY7C109-25VI 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：SOJ包装说明：0.400 INCH, SOJ-32
针数：32Reach Compliance Code：not_compliant
ECCN代码：EAR99HTS代码：8542.32.00.41
风险等级：5.8最长访问时间：25 ns
其他特性：AUTOMATIC POWER-DOWNI/O 类型：COMMON
JESD-30 代码：R-PDSO-J32JESD-609代码：e0
长度：20.955 mm内存密度：1048576 bit
内存集成电路类型：STANDARD SRAM内存宽度：8
功能数量：1端口数量：1
端子数量：32字数：131072 words
字数代码：128000工作模式：ASYNCHRONOUS
最高工作温度：85 °C最低工作温度：-40 °C
组织：128KX8输出特性：3-STATE
可输出：YES封装主体材料：PLASTIC/EPOXY
封装代码：SOJ封装等效代码：SOJ32,.44
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
并行/串行：PARALLEL电源：5 V
认证状态：Not Qualified座面最大高度：3.7592 mm
最大待机电流：0.01 A最小待机电流：4.5 V
子类别：SRAMs最大压摆率：0.135 mA
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：J BEND
端子节距：1.27 mm端子位置：DUAL
宽度：10.16 mmBase Number Matches：1

CY7C109-25VI 数据手册

 浏览型号CY7C109-25VI的Datasheet PDF文件第2页浏览型号CY7C109-25VI的Datasheet PDF文件第3页浏览型号CY7C109-25VI的Datasheet PDF文件第4页浏览型号CY7C109-25VI的Datasheet PDF文件第5页浏览型号CY7C109-25VI的Datasheet PDF文件第6页浏览型号CY7C109-25VI的Datasheet PDF文件第7页 
009  
CY7C109  
CY7C1009  
128K x 8 Static RAM  
active HIGH chip enable (CE2), an active LOW output enable  
(OE), and three-state drivers. Writing to the device is accom-  
plished by taking chip enable one (CE1) and write enable (WE)  
inputs LOW and chip enable two (CE2) input HIGH. Data on  
the eight I/O pins (I/O0 through I/O7) is then written into the  
location specified on the address pins (A0 through A16).  
Features  
• High speed  
— tAA = 10 ns  
• Low active power  
— 1017 mW (max., 12 ns)  
Reading from the device is accomplished by taking chip en-  
able one (CE1) and output enable (OE) LOW while forcing  
write enable (WE) and chip enable two (CE2) HIGH. Under  
these conditions, the contents of the memory location speci-  
fied by the address pins will appear on the I/O pins.  
• Low CMOS standby power  
— 55 mW (max.), 4 mW (Low power version)  
• 2.0V Data Retention (Low power version)  
• Automatic power-down when deselected  
• TTL-compatible inputs and outputs  
• Easy memory expansion with CE1, CE2, and OEoptions  
The eight input/output pins (I/O0 through I/O7) are placed in a  
high-impedance state when the device is deselected (CE1  
HIGH or CE2 LOW), the outputs are disabled (OE HIGH), or  
during a write operation (CE1 LOW, CE2 HIGH, and WE LOW).  
Functional Description  
The CY7C109 is available in standard 400-mil-wide SOJ and  
32-pin TSOP type I packages. The CY7C1009 is available in  
a 300-mil-wide SOJ package. The CY7C1009 and CY7C109  
are functionally equivalent in all other respects.  
The CY7C109 / CY7C1009 is a high-performance CMOS stat-  
ic RAM organized as 131,072 words by 8 bits. Easy memory  
expansion is provided by an active LOW chip enable (CE1), an  
Logic Block Diagram  
Pin Configurations  
SOJ  
Top View  
V
NC  
32  
31  
30  
1
CC  
A
16  
A
15  
2
3
A
14  
CE  
2
A
4
12  
29  
28  
WE  
5
A
A
A
A
13  
A
8
A
7
27  
26  
6
6
5
7
9
25  
24  
23  
22  
21  
A
A
3
8
9
10  
11  
12  
13  
A
4
11  
OE  
I/O  
A
A
10  
0
2
A
1
CE  
I/O  
I/O  
INPUT BUFFER  
1
7
6
A
0
I/O  
I/O  
I/O  
I/O  
I/O  
0
1
2
1
20  
19  
A
0
A
1
I/O  
5
14  
15  
16  
I/O  
I/O  
18  
17  
4
2
A
2
GND  
3
109–2  
A
3
4
A
A11  
A9  
A8  
1
2
32  
31  
OE  
A10  
CE  
I/O7  
I/O6  
I/O5  
I/O4  
I/O3  
GND  
I/O2  
I/O1  
I/O0  
A0  
A1  
A2  
I/O  
I/O  
I/O  
3
4
5
512 x 256 x 8  
ARRAY  
A
5
6
3
4
5
6
7
8
30  
29  
28  
27  
26  
25  
24  
23  
22  
21  
20  
19  
18  
17  
A
A13  
A
7
8
WE  
CE2  
A15  
VCC  
NC  
A16  
A14  
A12  
A7  
A6  
A5  
A4  
A
TSOP I  
Top View  
9
(not to scale)  
I/O  
10  
11  
12  
13  
14  
15  
16  
6
7
POWER  
DOWN  
COLUMN  
DECODER  
CE  
1
2
CE  
I/O  
WE  
109–1  
A3  
OE  
109–3  
Selection Guide  
7C109-10  
7C109-12  
7C109-15  
7C109-20  
7C109-25  
7C109-35  
7C1009-10 7C1009-12 7C1009-15 7C1009-20 7C1009-25 7C1009-35  
Maximum Access Time (ns)  
Maximum Operating Current (mA)  
Maximum CMOS Standby Current (mA)  
Maximum CMOS Standby Current (mA)  
Low Power Version  
10  
195  
10  
2
12  
185  
10  
2
15  
155  
10  
2
20  
140  
10  
25  
135  
10  
35  
125  
10  
—
—
—
Shaded areas contain preliminary information.  
Cypress Semiconductor Corporation  
•
3901 North First Street  
•
San Jose  
•
CA 95134  
•
408-943-2600  
Document #: 38-05032 Rev. **  
Revised August 24, 2001  
1234567...12

中文翻译

下载PDF

与CY7C109-25VI相关器件

型号 品牌 获取价格 描述 数据表
CY7C109-25ZC CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C109-25ZCT CYPRESS

获取价格

 		Standard SRAM, 128KX8, 25ns, CMOS, PDSO32, TSOP1-32
CY7C109-25ZI CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C109-35DC CYPRESS

获取价格

 		Standard SRAM, 128KX8, 35ns, CMOS, CDIP32, 0.400 INCH, SIDE BRAZED, CERAMIC, DIP-32
CY7C109-35DMB ETC

获取价格

 		x8 SRAM
CY7C109-35PC ETC

获取价格

 		x8 SRAM
CY7C109-35VC CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C109-35VCT CYPRESS

获取价格

 		Standard SRAM, 128KX8, 35ns, CMOS, PDSO32, 0.400 INCH, SOJ-32
CY7C109-35VI CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C109-45DC CYPRESS

获取价格

 		Standard SRAM, 128KX8, 45ns, CMOS, CDIP32, 0.400 INCH, SIDE BRAZED, CERAMIC, DIP-32

与CY7C109-25VI相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证