5秒后页面跳转
捷配首页

Datasheet > 存储 > SRAM> CY62127DV18LL-55BVI
CY62127DV18LL-55BVI PDF预览

CY62127DV18LL-55BVI

更新时间： 2024-01-26 10:01:53
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 内存集成电路静态存储器
页数 文件大小 规格书
13页 217K
描述
1M (64K x 16) Static RAM

阅读下载

获取价格

CY62127DV18LL-55BVI 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：TSOP2
包装说明：TSOP2-44针数：44
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.32.00.41风险等级：5.83
最长访问时间：55 nsI/O 类型：COMMON
JESD-30 代码：R-PDSO-G44JESD-609代码：e0
长度：18.415 mm内存密度：1048576 bit
内存集成电路类型：STANDARD SRAM内存宽度：16
湿度敏感等级：3功能数量：1
端子数量：44字数：65536 words
字数代码：64000工作模式：ASYNCHRONOUS
最高工作温度：85 °C最低工作温度：-40 °C
组织：64KX16输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：TSOP2
封装等效代码：TSOP44,.46,32封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE并行/串行：PARALLEL
峰值回流温度（摄氏度）：240电源：1.8 V
认证状态：Not Qualified座面最大高度：1.194 mm
最小待机电流：1 V子类别：SRAMs
最大压摆率：0.005 mA最大供电电压 (Vsup)：1.95 V
最小供电电压 (Vsup)：1.65 V标称供电电压 (Vsup)：1.8 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子面层：TIN LEAD
端子形式：GULL WING端子节距：0.8 mm
端子位置：DUAL处于峰值回流温度下的最长时间：30
宽度：10.16 mmBase Number Matches：1

CY62127DV18LL-55BVI 数据手册

 浏览型号CY62127DV18LL-55BVI的Datasheet PDF文件第1页浏览型号CY62127DV18LL-55BVI的Datasheet PDF文件第2页浏览型号CY62127DV18LL-55BVI的Datasheet PDF文件第3页浏览型号CY62127DV18LL-55BVI的Datasheet PDF文件第5页浏览型号CY62127DV18LL-55BVI的Datasheet PDF文件第6页浏览型号CY62127DV18LL-55BVI的Datasheet PDF文件第7页 
CY62127DV18  
MoBL2®  
ADVANCE  
INFORMATION  
DC Electrical Characteristics (Over the Operating Range)  
CY62127DV18-55  
Parameter  
VOH  
Description  
Output HIGH Voltage  
Output LOW Voltage  
Input HIGH Voltage  
Test Conditions  
Min.  
Typ.[4]  
Max.  
Unit  
V
IOH = −0.1 mA  
VCC = 1.65V  
VCC = 1.65V  
1.4  
VOL  
IOL = 0.1 mA  
0.2  
V
VIH  
1.4  
VCC  
0.2  
+
V
VIL  
IIX  
Input LOW Voltage  
–0.2  
–1  
0.4  
+1  
+1  
5
V
Input Leakage Current  
Output Leakage Current  
GND < VI < VCC  
µA  
µA  
mA  
IOZ  
ICC  
GND < VO < VCC, Output Disabled  
–1  
VCC Operating Supply Cur- f = fMAX = 1/tRC  
rent  
Vcc=1.95V, IOUT  
= 0mA, CMOS  
level  
2.5  
0.5  
f = 1 MHz  
1
ISB1  
Automatic CE Power-down CE1 > VCC − 0.2V, CE2 < 0.2V,  
L
0.5  
0.5  
3
2
µA  
µA  
Current − CMOS Inputs  
VIN > VCC − 0.2V, VIN < 0.2V, f =  
fMAX (Address and Data Only), f  
= 0 (OE, WE, BHE and BLE)  
LL  
ISB2  
Automatic CE Power-down CE1 > VCC − 0.2V, CE2 < 0.2V,  
L
0.5  
0.5  
3
2
Current − CMOS Inputs  
VIN > VCC − 0.2V or VIN < 0.2V, f  
LL  
= 0, VCC=1.95V  
Capacitance[5]  
Parameter  
Description  
Input Capacitance  
Output Capacitance  
Test Conditions  
Max.  
Unit  
CIN  
TA = 25°C, f = 1 MHz  
VCC = VCC(typ)  
6
8
pF  
pF  
COUT  
Thermal Resistance  
Parameter  
Description  
Test Conditions  
BGA  
Unit  
θJA  
Thermal Resistance (Junction to  
Ambient)[5]  
Still Air, soldered on a 3 x 4.5 inch, two-layer  
printed circuit board  
55  
C/W  
θJC  
Thermal Resistance (Junction to  
Case)[5]  
16  
C/W  
Note:  
5. Tested initially and after any design or proces changes that may affect these parameters.  
Document #: 38-05226 Rev. **  
Page 4 of 13  
1234567...13

下载PDF

与CY62127DV18LL-55BVI相关器件

型号 品牌 描述 获取价格 数据表
CY62127DV18LL-55ZI CYPRESS 1M (64K x 16) Static RAM

获取价格
CY62127DV20 CYPRESS 1M (64K x 16) Static RAM

获取价格
CY62127DV20L-55BVI CYPRESS 1M (64K x 16) Static RAM

获取价格
CY62127DV20L-55ZI CYPRESS 1M (64K x 16) Static RAM

获取价格
CY62127DV20LL-55BVI CYPRESS 1M (64K x 16) Static RAM

获取价格
CY62127DV20LL-55ZI CYPRESS 1M (64K x 16) Static RAM

获取价格

与CY62127DV18LL-55BVI相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证